登录
首页 » VHDL » FPGA 智能车

FPGA 智能车

于 2022-12-31 发布 文件大小:5.98 MB
0 136
下载积分: 2 下载次数: 1

代码说明:

智能小车的FPGA程序,能实现小车的前进,后退,转弯,使得小车走一个正方形后停止下来,程序采用vhdl硬件描述语言。 智能小车的FPGA程序,能实现小车的前进,后退,转弯,使得小车走一个正方形后停止下来,程序采用vhdl硬件描述语言。 智能小车的FPGA程序,能实现小车的前进,后退,转弯,使得小车走一个正方形后停止下来,程序采用vhdl硬件描述语言。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • DE2_Basic_Computer
    DE2 altera board vhdl design
    2016-04-09 00:35:05下载
    积分:1
  • fpgaaverilogamaxamin
    verilog 编写的比较最大值最小值得的程序,而且能够求出最大最小值在ram中存储的位置,测试通过下载即用(Comparison of the maximum write verilog smallest worthwhile program, and minimum and maximum values ​ ​ can be obtained is stored in ram position, the test that is used by downloading)
    2013-06-06 15:44:48下载
    积分:1
  • 内嵌BRAM设计LIFO堆栈
    具有先进后出的堆栈功能。此LIFO堆栈具有两个按键(write, read),按下write键后,开始输入数据data0-data3;按下read键后,7段数码管开始倒序显示data3-data0(十进制)。 高级要求(可选): 按下write键,VGA显示“Write”字样,并同时显示输入数据;按下read键,VGA显示“Read”字样,并同时显示输出数据。
    2022-04-29 13:49:12下载
    积分:1
  • 08EE06EDA 实验 4(VHDL 状态机设计_序列检测器)6/7/2008
    08EE06EDA 实验 4(VHDL 状态机设计_序列检测器)6/7/2008-design thesis requirement by vhdl
    2022-03-29 09:41:25下载
    积分:1
  • volt_mea_disp
    本程序是用verilog 编写的模块,用来在lcd1602上显示用tlc549采样的电压值(This program is written in verilog module, used in lcd1602 display with tlc549 sampled voltage value)
    2013-07-26 00:58:35下载
    积分:1
  • FSM_test for textbanch in vhdl
    FSM_test for textbanch in vhdl-FSM_test
    2022-03-26 05:01:26下载
    积分:1
  • FPGA PWM输入与输出
    自己写的pwm占空比采集与输出 但是没有计算占空比,如果又需要可以自己修改计算并显示占空比,该程序已经测试过了,可以使用,拿出来供大家分享,新手写的如有不足请大牛带飞。
    2022-01-28 02:10:47下载
    积分:1
  • RS-422standardmodulev2
    rs422标准通讯模块 异步收发 verilog语言编写(rs422 standard communication module asynchronous receiver verilog language)
    2013-12-23 14:14:18下载
    积分:1
  • FPGA源代码
    FPGA部分源代码,关于dsp48的应用,从一本很好的书上下的
    2023-06-23 15:05:04下载
    积分:1
  • 本程序实现不同频率时钟的产生及其相互转化
    本程序实现不同频率时钟的产生及其相互转化-this program different clock frequencies to the formation and transformation
    2022-03-06 09:31:43下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载