网站首页

本例是一个6层电梯的控制系统,VHDL原程序,状态机,控制器

于 2022-08-13 发布文件大小:158.92 kB

 0  36

下载积分: 2 下载次数: 2

我要下载

代码说明：

本例是一个6层电梯的控制系统,VHDL原程序,状态机,控制器-This case is a 6-storey elevator control system, VHDL original procedures, state machine, controller

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

LCD1602测试程序
实现对LCD1602的Verilog HDL编程(the program for LCD1602 based on Verilog HDL)

2020-06-23 21:00:01下载

积分：1
ARMPFPGA-JTAG
ARM+FPGA JTAG(二合一)原理图与PCB(ARM+ FPGA JTAG (combined) schematic and PCB )

2014-07-28 21:28:03下载

积分：1
GPS
在fpga中对GPS信息采集程序。具有很好的参考性(In the fpga in the GPS information collection procedures. Has a very good reference)

2011-11-17 13:49:20下载

积分：1
myfir
verilog编写的16阶升余弦滤波器采用直接型结构实现对方波进行滤波输出波形含testbench文件(order raised cosine filter verilog written 16 direct-type structure to achieve the other wave filtering the output waveform containing testbench file)

2020-10-05 16:47:44下载

积分：1
介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进制码转换成8421BCD 码的原理、设计思路和软件实现。...
介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进制码转换成8421BCD 码的原理、设计思路和软件实现。-Introduction based on Altera

2022-02-16 07:54:31下载

积分：1
Verilog--Fourth-Edition
FPGA开发必备工具书，适合初学者。语法、范例讲的都很详细，是一部不错的工具书。(Verilog hardware description language Fourth Edition)

2015-09-30 12:34:50下载

积分：1
shuzizhongsheji
有用的数字钟设计文档，有秒表、闹钟等模块，希望对大家有用！(JUST LEARN FROM IT!!ENJOY!)

2013-07-18 11:02:24下载

积分：1
MODELSIM开发的模拟CPU，用VHDL语言描述，采用累加结构
MODELSIM开发的模拟CPU，用VHDL语言描述，采用累加结构-ModelSim simulation developed CPU, using VHDL language description of the structure of the use of cumulative

2022-02-07 08:56:30下载

积分：1
verilog2
Learning Verilog Chinese Version Part 2

2012-06-15 03:24:15下载

积分：1
an example HDL
an example HDL-Core with any basic gates.

2022-12-05 05:05:03下载

积分：1

696522资源总数
104047会员总数
21今日下载

本例是一个6层电梯的控制系统,VHDL原程序,状态机,控制器

0 个回复

热门标签

热门下载