登录
首页 » VHDL » RS232RefComp

RS232RefComp

于 2022-05-13 发布 文件大小:251.18 kB
0 172
下载积分: 2 下载次数: 1

代码说明:

本文档介绍了通用异步收发器(UART)VHDL 组件,它可以使用,也可以与PmodRS232或与一个板上的RS232端口。一个UART 部件被用于转换串行数据为并行数据,并且并行数据为串行数据。串行 转移到UART数据被放置在一个输出总线经过了UART将其转换成并行 信息。该总线可以被用作输入到其它逻辑门阵列中。所得到的数据可 然后再次使用UART组件被送回了串行。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • CPU的VHDL设计代码
    应用背景VHDL  ;CPU设计...................................................................................................................................................................................................................................................................................................................................................................关键技术VHDL  ;CPU设计...................................................................................................................................
    2022-05-20 23:07:58下载
    积分:1
  • yuanchengxu
    基于Verilog HDL的通信系统设计(Design of communication system based on Verilog HDL)
    2011-11-19 13:36:54下载
    积分:1
  • LPC总线从设备的verilog设计,包含状态机和中断功能。
    LPC总线从设备的verilog设计,包含状态机和中断功能。-verilog code for LPC device
    2022-01-28 17:10:12下载
    积分:1
  • jiecheng
    利用Verilog语言中的函数调用实现阶乘运算的功能(Function calls use Verilog language implementation of the factorial function computing)
    2016-05-16 21:01:23下载
    积分:1
  • RISC
    URISC的RTL级设计,Verilog代码(Design: URISC RTL Verilog)
    2019-06-16 23:07:39下载
    积分:1
  • 自已写的一个16X16的乘法器,速度比较慢。初学者练习练习!
    自已写的一个16X16的乘法器,速度比较慢。初学者练习练习!-own writing an audio Multiplier, speed is relatively slow. Beginners practice practice!
    2022-07-02 12:25:49下载
    积分:1
  • 参数化FFT源代码,点数和位宽可变,内附testbench和说明文档
    参数化FFT源代码,点数和位宽可变,内附testbench和说明文档-parameters of the source code FFT, counting and variable bit-enclosing testbench and documentation
    2022-02-20 03:06:01下载
    积分:1
  • 基于FPGA的多波形发生器 基于FPGA的多波形发生器
    基于FPGA的多波形发生器 基于FPGA的多波形发生器-FPGA-based multi-waveform generator based on multi-FPGA Waveform Generator
    2022-03-17 22:22:40下载
    积分:1
  • spi_ad
    FPGA与DAC芯片的SPI接口驱动,实现串行数据的传输。(Realizing the communication between FPGA and DA chip)
    2017-06-23 12:38:22下载
    积分:1
  • mealy_sequence
    实现米粒状态机 用verilog语言实现状态机的过程(Implement a state machine with a grain of rice verilog state machine language course)
    2011-11-09 19:02:27下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载