登录
首页 » Verilog » 进位保存加法器

进位保存加法器

于 2022-05-19 发布 文件大小:140.88 kB
0 122
下载积分: 2 下载次数: 1

代码说明:

16位进位加法器保存,它的Verilog代码,使用XILINX的描述和仿真,Modelsim的

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • verilog按键检测
    if(key_delay>5)//抖动处理  {  if(key_value>0)//松手后无法进入该语句 {  if(!f_onkey)// 疑问!在松手后 key_value为0,这个语句的内容还能执行吗? {  请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2023-01-01 13:50:03下载
    积分:1
  • ofdm_system_implementation_by_verilog
    它是利用FPGA实现OFDM系统的整体设计,包括两部分,一部分是发射机,另一部分是接收机。
    2022-07-05 07:37:23下载
    积分:1
  • shuangerxuanyi
    说明:  quartusii软件仿真实验代码 双二选一(quartusii software simulation code for a pair of two elections)
    2010-04-10 12:02:49下载
    积分:1
  • verilogsram
    FPGA Verilog HDL 读写SRAM(SRAM FPGA Verilog HDL to read and write)
    2012-11-11 11:41:04下载
    积分:1
  • 进行选择加法器
    选择进位加法器是用最快的加法器中的一个。这里是进行选择加法器,添加了两个 8 位数字和一个扛在得到 9 位总和的代码。
    2022-03-04 23:46:56下载
    积分:1
  • FPGA
    基于FPGA的数字系统设计,包含原理、工程应用和案例。(FPGA-based digital system design, including theory, engineering applications and cases.)
    2010-10-12 21:34:00下载
    积分:1
  • fpga实例程序代码
    关于FPGA的一些例程,包括CORDIC数字计算机的设计,RS(204,188)译码器的设计等。(Some routines on FPGA include the design of CORDIC digital computers, the design of RS (204188) decoders, etc.)
    2018-07-21 19:08:25下载
    积分:1
  • CAN--for-FPGA
    FPGA控制SJA1000实现CAN协议 适合深入学子FPGA的学生 很不错(FPGA control the SJA1000 CAN protocol for in-depth realization of the students are very good students FPGA)
    2011-04-19 18:51:12下载
    积分:1
  • 64point_FFT
    64点FFT代码 基4算法 Verilog(64-point FFT code radix-4 algorithm Verilog)
    2021-01-15 09:48:46下载
    积分:1
  • irig_b
    用来实现IRIG_B码的解码程序,在XILINX ISE上运行过没有问题,(Used to achieve IRIG_B code decoding process, in XILINX ISE run-off is no problem,)
    2021-04-06 14:49:03下载
    积分:1
  • 696518资源总数
  • 106164会员总数
  • 18今日下载