登录
首页 » VHDL » 本源码为Nios II的开发示例,主要演示Nios II的I2C总线设计。开发环境QuartusII。 本示例十分经典,对基于SOPC开发的FPGA初学者有...

本源码为Nios II的开发示例,主要演示Nios II的I2C总线设计。开发环境QuartusII。 本示例十分经典,对基于SOPC开发的FPGA初学者有...

于 2022-05-20 发布 文件大小:12.88 MB
0 51
下载积分: 2 下载次数: 1

代码说明:

本源码为Nios II的开发示例,主要演示Nios II的I2C总线设计。开发环境QuartusII。 本示例十分经典,对基于SOPC开发的FPGA初学者有很大帮助。-The source code for the Nios II development of an example, the main demonstration Nios II I2C-bus design. Development environment QuartusII. This example is very classic, FPGA-based SOPC development of great help for beginners.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • chuzuche
    出租车vhdl程序,并带有testbench仿真程序,通过开始按键复位,然后根据行使信号进行公里计数,起步价3公里8元钱,超过3公里一公里1元钱(Taxi vhdl program, with a testbench simulation program, started by the reset button, then the exercise kilometer count signal, starting at 3 km 8 yuan, more than three kilometers one kilometer dollar.)
    2016-07-14 14:41:24下载
    积分:1
  • 用VHDL写的计算器,实现加减功能以及VGA显示功能,适合VHDL初学者使用。...
    用VHDL写的计算器,实现加减功能以及VGA显示功能,适合VHDL初学者使用。-VHDL write calculators, Modified functions and achieve VGA display, VHDL for beginners.
    2022-06-12 21:10:47下载
    积分:1
  • alu
    this is the vhdl code for the arithmetic logic unit.enjoy!
    2013-08-22 18:51:35下载
    积分:1
  • 用VHDL语言编写的实现8位数据的并串转换,可下载在FPGA中
    用VHDL语言编写的实现8位数据的并串转换,可下载在FPGA中-VHDL language with the realization of an 8-bit data, and the string conversion, can be downloaded in the FPGA in
    2022-04-15 10:43:06下载
    积分:1
  • 1024
    1024点fft verilog hdl-1024-point fft verilog hdl
    2022-05-31 03:08:59下载
    积分:1
  • ByteBlasterII 下载线的制作
    ByteBlasterII 下载线的制作-Download ByteBlasterII production line
    2023-03-03 07:20:04下载
    积分:1
  • infrared_receive
    红外接收处理,根据外部波形记录波形的高低电平时间,从而得到波形数据。(Infrared receiver processing, according to the external waveform waveform record high and low times, resulting waveform data.)
    2013-09-27 11:09:02下载
    积分:1
  • 多倍(次)分频器 请注意: 本例的各个源描述的编译顺序应该是: 52_divider.vhd 52_divider_...
    多倍(次)分频器 请注意: 本例的各个源描述的编译顺序应该是: 52_divider.vhd 52_divider_stim.vhd-Times (times) divider Please note: This case is described in various sources to compile the order should be: 52_divider.vhd 52_divider_stim.vhd
    2023-05-29 11:35:04下载
    积分:1
  • LCD的Spartan3E FPGA VI
    LCD SpartaN3E fpga vi
    2022-01-29 03:37:34下载
    积分:1
  • ex11
    说明:  该模块实现了FPGA的uart串口收发功能(The module realizes UART serial port transceiver function of FPGA)
    2020-09-09 11:58:09下载
    积分:1
  • 696522资源总数
  • 104029会员总数
  • 31今日下载