网站首页

(2,1,9)卷积编解码器，译码部分采用Vitebi译码算法，设计使用Verilog HDL语言，在Modelsim平台下仿真通过

于 2022-05-25 发布文件大小:10.50 kB

 0  146

下载积分: 2 下载次数: 2

我要下载

代码说明：

(2,1,9)卷积编解码器，译码部分采用Vitebi译码算法，设计使用Verilog HDL语言，在Modelsim平台下仿真通过-(2,1,9) convolutional codec, decoding part decoding algorithm used Vitebi design using Verilog HDL language simulation in ModelSim platform through

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

demo
NiosII的C代码,包括网卡,lcd,usb,串口,按键.(NiosII C code, including network cards, lcd, usb, serial, key.)

2013-07-19 11:17:29下载

积分：1
cpu
用全加器设计8位运算器逻辑电路图 2、根据逻辑电路用 VHDL编程实现 3、调试编译通过后，仿真 (this file can help you learn the design of cpu)

2010-01-05 09:56:11下载

积分：1
OFDM_618
说明：基于FPGA的OFDM同步，包含时钟模块、ROM读取模块、峰值检测模块、帧同步模块(OFDM synchronization based on FPGA includes clock module, Rom reading module, peak detection module and frame synchronization module)

2020-08-12 16:41:34下载

积分：1
2位并行加法器初学者必看初步了解FPGA
2位并行加法器初学者必看初步了解FPGA-two count

2023-07-28 14:05:03下载

积分：1
Adders, Subtractors, and Multipliers - DE2-115
本练习的目的是检查加法、减法和乘法运算电路。每个

2022-03-16 00:57:48下载

积分：1
CPU-Verilog
说明：简单流水线CPU，使用 verilog实现，实现一条指令的整个流程(Implementation of Simple Pipeline CPU Verilog)

2020-06-23 19:40:01下载

积分：1
m68000
VHDL code for MC68000

2011-06-21 17:17:00下载

积分：1
AD9764
一个AD9764的基于FPGA的驱动，希望对有需要的朋友有所帮助(An AD9764 FPGA-based drive, we want to help a friend in need)

2013-09-05 01:48:57下载

积分：1
数码管显示有片选模块四输入，与其他模块相连即可使用
数码管显示有片选模块四输入，与其他模块相连即可使用-digital film of the election showed that four input modules, and other modules can be linked to the use of

2022-08-24 22:54:51下载

积分：1
jiecheng
利用Verilog语言中的函数调用实现阶乘运算的功能(Function calls use Verilog language implementation of the factorial function computing)

2016-05-16 21:01:23下载

积分：1

696516资源总数
106415会员总数
3今日下载

(2,1,9)卷积编解码器，译码部分采用Vitebi译码算法，设计使用Verilog HDL语言，在Modelsim平台下仿真通过

0 个回复

热门标签

热门下载