网站首页

(2,1,9)卷积编解码器，译码部分采用Vitebi译码算法，设计使用Verilog HDL语言，在Modelsim平台下仿真通过

于 2022-05-25 发布文件大小:10.50 kB

 0  139

下载积分: 2 下载次数: 2

我要下载

代码说明：

(2,1,9)卷积编解码器，译码部分采用Vitebi译码算法，设计使用Verilog HDL语言，在Modelsim平台下仿真通过-(2,1,9) convolutional codec, decoding part decoding algorithm used Vitebi design using Verilog HDL language simulation in ModelSim platform through

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

sequenceur,该模块的主要功能是，控制器，在基本的risc架构中，实现各个模块的控制...
sequenceur,该模块的主要功能是，控制器，在基本的risc架构中，实现各个模块的控制-sequenceur，control

2022-11-21 05:05:03下载

积分：1
硬件快速乘法
应用背景对阵列的快速乘法的VHDL代码。作为主成分分析的项目的一部分，在FPGA。在可重构硬件平台实现的时候，该代码被开发，使矢量二进制乘法运算速度快。该程序可以在Xilinx Xise自如，可以在任何Xilinx FPGA编程。；；；；；；；；；；；；；关键技术该项目可开喜色从Xilinx。所有代码都是用VHDL和接收两个向量是mutliplied进行保存加法器加速增殖过程。最后的总和计算纹波进位加法器。操作数的长度是16位，结果是32位加一。

2023-02-03 01:15:04下载

积分：1
picoblaze实现串口通信...难道一定要20个字吗?
picoblaze实现串口通信...难道一定要20个字吗?-implement uart communication base on picoblaze

2022-03-31 20:43:55下载

积分：1
61EDA_D888
基于Verilog HDL出租车计费系统的研制(Based on Verilog HDL Taxi Accounting System)

2010-01-07 18:30:10下载

积分：1
verilog，4、5分频器，5分频器占空比3：2
verilog，4、5分频器，5分频器占空比3：2-Verilog, 4,5 dividers, five dividers ratio of 3:2

2022-06-12 21:27:51下载

积分：1
FPGA读写SDRAM的VHDL程序(已经测试过)
FPGA读写SDRAM的VHDL程序(已经测试过)-SDRAM read and write the VHDL program FPGA (already tested)

2022-05-20 21:52:20下载

积分：1
divider_latest.tar
floating point divider

2009-11-03 11:23:16下载

积分：1
Using FPGA realize DDS, can be frequency, amplitude from hardware to complete
用FPGA实现DDS,可变频,幅值由硬件完成-Using FPGA realize DDS, can be frequency, amplitude from hardware to complete

2022-04-02 05:52:39下载

积分：1
hdb3a
快速实现HDB3码与普通码二进制码的转换，方便学习与了解HDB3码的转换(Quickly achieve HDB3 code and common code binary code conversion, facilitate learning and understanding HDB3 code conversion)

2020-11-09 15:09:48下载

积分：1
plldesign
pll(phase locked loop) is used to fix the circuit to particular frequency

2014-03-18 17:14:26下载

积分：1

696518资源总数
106164会员总数
18今日下载

(2,1,9)卷积编解码器，译码部分采用Vitebi译码算法，设计使用Verilog HDL语言，在Modelsim平台下仿真通过

0 个回复

热门标签

热门下载