网站首页

两个加法器和乘法器与并行处理的使用…

于 2022-05-28 发布文件大小:19.98 kB

 0  122

下载积分: 2 下载次数: 1

我要下载

代码说明：

利用两个加法器和两个乘法器一起并行处理来实现

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

这里面有许多vhdl的例子，相信对这语言的初学者受益匪浅
这里面有许多vhdl的例子，相信对这语言的初学者受益匪浅-There are many examples of vhdl, I believe that beginners benefit from this language

2023-06-28 10:40:04下载

积分：1
square_syn
说明：平方环载波同步法FPGA实现的verilog代码(square loop carrier wave syn)

2021-03-04 23:59:32下载

积分：1
基于FPGA数字频率计
基于FPGA数字频率计，VHDL，quartus，8位频率显示，精确度高

2022-03-07 18:22:47下载

积分：1
seven-voting
用verilog 语言实现七人投票表决器(verilog seven voting)

2020-09-24 10:57:48下载

积分：1
rfid_re
VHDL实现 DDS。大家共享吧，一起学习，一起进步(VHDL realize DDS. U.S. to share it with learning, with progress)

2008-05-16 15:12:13下载

积分：1
receiver
一个LED大屏幕接收卡的完整设计工程,有需要学习LED大屏幕控制的朋友可以参考

2010-02-28 12:18:21下载

积分：1
这是一个基本的ARM7_Core 有基本功能但不是太完善
这是一个基本的ARM7_Core 有基本功能但不是太完善-This is a basic ARM7_Core has the basic functions, but not too perfect

2022-01-26 06:35:06下载

积分：1
FFT_verilog
verilog 实现的FFT 流水线操作，速度能达到200M(verilog pipelining the FFT implementation, the speed can reach 200M)

2021-03-23 09:29:15下载

积分：1
weifenqi
微分器：利用数字锁相环进行位同步信号提取的关键模块(Differentiator: the use of digital phase-locked loop for bit synchronous signal extraction of key modules)

2020-12-01 10:39:28下载

积分：1
dds32_1
说明：频率合成器实例模块设计。频率分辨率为32位DDS的VHDL程序(Frequency synthesizer module design example. 32-bit DDS frequency resolution of the VHDL program)

2011-04-14 13:45:22下载

积分：1

696518资源总数
106174会员总数
31今日下载

两个加法器和乘法器与并行处理的使用…

0 个回复

热门标签

热门下载