登录
首页 » VHDL » 两个加法器和乘法器与并行处理的使用…

两个加法器和乘法器与并行处理的使用…

于 2022-05-28 发布 文件大小:19.98 kB
0 143
下载积分: 2 下载次数: 1

代码说明:

利用两个加法器和两个乘法器一起并行处理来实现

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ip核的FFTverilog源代码,说明不是很具体
    ip核的FFTverilog源代码,说明不是很具体-ip nuclear FFTverilog source code, that is not very specific
    2022-04-09 08:51:42下载
    积分:1
  • traffic-light
    Traffic light program in c presents what happens in our daily life at traffic light signals.
    2012-11-06 06:50:15下载
    积分:1
  • FPGA-timing-constraints
    基于Verilog的FPGA设计时序分析约束详细解释与使用方法(FPGA timing constraints)
    2017-04-24 09:54:35下载
    积分:1
  • wavelet
    基于DB8小波变换的verilog代码设计,支持Avalon总线(Verilog DB8 Wavelet Transform Based on code design, support Avalon bus)
    2011-01-11 13:45:55下载
    积分:1
  • xapp774
    基于tus5000评估板的VHDL源代码,用于超声波检测,xinlinx提供的(Based on the VHDL source code tus5000 uation board, used in ultrasonic testing, xinlinx provide)
    2021-02-07 11:39:55下载
    积分:1
  • xc2s100E FPGA的原理图 给想涉足FPGA的新人参考
    xc2s100E FPGA的原理图 给想涉足FPGA的新人参考-xc2s100E FPGA schematic diagram of the FPGA would like to set foot in the new reference
    2023-05-12 14:50:04下载
    积分:1
  • C控制ADC的使用,主要是控制写入,控制状态。
    利用c控制adc,主要是控制字写入,状态控制。-C control the use of adc, is mainly controlled write, the state of control.
    2022-08-17 18:44:11下载
    积分:1
  • lab4showTAs
    4 seg display, button debouncer, and controller for parking meter
    2010-11-10 16:17:42下载
    积分:1
  • VHDL硬件描述语言与数字逻辑电路设计,学习VHDL的好资料
    VHDL硬件描述语言与数字逻辑电路设计,学习VHDL的好资料-VHDL hardware description language and digital logic circuit design, VHDL learning good information
    2022-11-11 07:30:07下载
    积分:1
  • verilog.HDL.examples
    许多非常有用的 Verilog 实例: ADC, FIFO, ADDER, MULTIPLIER 等(many very useful Verilog examples : ADC, FIFO, ADDER, MULTIPLIER etc.)
    2020-06-26 04:40:02下载
    积分:1
  • 696516资源总数
  • 106783会员总数
  • 25今日下载