登录
首页 » VHDL » 10进制计数器的VHDL描述必须实验

10进制计数器的VHDL描述必须实验

于 2022-03-17 发布 文件大小:44.85 kB
0 92
下载积分: 2 下载次数: 1

代码说明:

10进制计数器,VHDL描述的,实验必备-10 hexadecimal counters, VHDL description of the experiment must

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 2022-05-01 00:03:25下载
    积分:1
  • cic
    cic设计 verilog verilog(cic verilog design verilog)
    2012-10-23 20:13:52下载
    积分:1
  • 基于sopc ep2c5开发板的液晶字符显示例程
    基于sopc ep2c5开发板的液晶字符显示例程-Sopc ep2c5 development board based on liquid crystal character display routine
    2022-05-24 11:31:06下载
    积分:1
  • BFSK-BPSK-QPSK-DPSK
    文件中包含BFSK、DPSK、BPSK、QPSK等等数字调制程序。(File contains the BFSK, DPSK, BPSK, QPSK, and so on digital modulation process.)
    2013-03-20 16:28:11下载
    积分:1
  • Verilog
    用Verilog实现一个基于Mesh拓扑结构的路由器网络(Using Verilog to implement a router network based on Mesh topology)
    2021-03-25 15:49:14下载
    积分:1
  • cf_ad9649_ebz_edk_14_4_2013_03_19.tar
    说明:  ad9649的fpga驱动程序,FMC接口,基于Xilinx KC705(AD9649 Evaluation Board, FMC Interposer & Xilinx KC705 Reference Design)
    2020-06-28 14:00:02下载
    积分:1
  • 四路抢答器的设计与实现
    在本次设计中,设计了一款软件,可以实现四个选手抢答问题的模式。包括有计时模块、计分模块、分频模块、消抖模块以及动态显示模块。模块中,有一部分是通过VHDL编程实现,有一部分是通过直接调用软件库中的逻辑器件进行组合,进而设计成一个大模块;最后,把这些所有的模块都进行正确的组合,得到正确的仿真结果,下载到FPGA开发板上,同样可以正确的实现(显示第一个抢答选手的号数以及当前各个选手的积分情况)
    2022-02-01 15:33:40下载
    积分:1
  • 使用FPGA的FIFO,状态机,乒乓操作等实现了异步UART。
    使用FPGA的FIFO,状态机,乒乓操作等实现了异步UART。-The use of FPGA-FIFO, state machine, ping-pong operation to achieve the asynchronous UART.
    2022-12-07 20:00:03下载
    积分:1
  • C54x is the Verilog code opencoreip
    c54x的VeriLog程序代码 也是opencoreip-C54x is the Verilog code opencoreip
    2022-03-26 18:08:34下载
    积分:1
  • sdram-control-verilog
    SDRAM控制器源码,内含完整的控制器verilog源代码和测试代码,超值哈。(This readme file for the SDR SDRAM Controller includes information that was not incorporated into the SDR SDRAM Controller White Paper v1.1.)
    2009-12-11 15:01:46下载
    积分:1
  • 696518资源总数
  • 105562会员总数
  • 1今日下载