-
VHDL Checkers Implementation
by
Ibrahim Elbouchikhi
Amir Nader
VHDL Checkers Implementation
by
Ibrahim Elbouchikhi
Amir Nader-Tehrani
-
VHDL Checkers Implementation
by
Ibrahim Elbouchikhi
Amir Nader-Tehrani
- 2022-06-13 17:00:51下载
- 积分：1
-
Signal
基于FPGA的DDS相位累加器，连接至存有波形数据的rom后再接至DA可以输出对应的波形(abcdefghijklmnopqrstuvwxyz)
- 2018-05-10 15:19:05下载
- 积分：1
-
detailed spec for Xilinx V5 FPGA, reference for programming of FPGA, system desi...
detailed spec for Xilinx V5 FPGA, reference for programming of FPGA, system designer or ASIC designer.
- 2022-04-24 22:44:35下载
- 积分：1
-
reg_counter
时钟输入：在每个时钟的正沿或负沿对数据进行处理 联合开发网 - pudn.com
- 2008-05-29 19:47:35下载
- 积分：1
-
用VHDL编写的JK触发器
用VHDL编写的JK触发器 用VHDL编写的JK触发器 用VHDL编写的JK触发器
- 2022-01-26 05:14:12下载
- 积分：1
-
8位十进制频率计，通过验证，目标芯片EPF10KLC84
8位十进制频率计,通过验证,目标芯片EPF10KLC84-4-8 decimal Cymometer through authentication, the target chip EPF10KLC84-4
- 2022-07-15 16:44:52下载
- 积分：1
-
基于Verilog代码简单
simple code based on verilog
shifter , cla ,clg , ALU ,PC, decoder ,
tb_top
- 2022-02-26 06:52:19下载
- 积分：1
-
步进电机
此代码是用于旋转一个步进电机所需的方向。
- 2022-10-22 10:05:04下载
- 积分：1
-
sin
基于单片机的DDS数字信号发生器设计，可以产生正弦波。三角波等(Design of DDS digital signal generator based on MCU, can produce sine wave. Triangular wave)
- 2013-04-03 18:24:00下载
- 积分：1
-
Altera Sdram IP 源码，VHDL写的
Altera Sdram IP 源码，VHDL写的-Altera Sdram IP source code, VHDL written
- 2022-04-21 21:08:22下载
- 积分：1
|
联系客服（QQ：3324461878）
