登录
首页 » VHDL » Verilog代码。注册成功,对FPGA的使用标准单元库…

Verilog代码。注册成功,对FPGA的使用标准单元库…

于 2022-06-15 发布 文件大小:4.00 kB
0 126
下载积分: 2 下载次数: 1

代码说明:

verilog 代码. 经验证成功,可以作为标准单元库,为FPGA设计者使用.-Verilog code. Certified success, as a standard cell library for the use of FPGA designers.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 一个PS2 IP CORE(VHDL) for FPGA
    一个PS2 IP CORE(VHDL) for FPGA-A PS2 IP CORE (VHDL) for FPGA
    2022-09-04 02:20:03下载
    积分:1
  • 键盘扫描,实现4×4键盘扫描功能,实现在数码管上显示相应的数字...
    键盘扫描,实现4×4键盘扫描功能,实现在数码管上显示相应的数字-Keyboard scanning, the realization of 4 × 4 keyboard scan function, the realization of digital tube display in the corresponding figure
    2022-02-06 05:08:26下载
    积分:1
  • clo
    实现时分秒的计数和校正实现时分秒的计数和校正(Realized and correction of minutes and seconds count)
    2009-12-21 22:52:39下载
    积分:1
  • 6_ImageBasic
    基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,图像基本操作,几何变换,直方图,灰度化处理等(System Generator based image processing engineering, multimedia processing FPGA implementation source code, the basic operation of the image, geometric transformations, histogram, gray processing)
    2020-10-20 20:07:24下载
    积分:1
  • TLC2543
    使用Verilog实现的AD采样,很有用的!(Implemented using Verilog AD sampling, very useful!)
    2020-11-18 15:59:39下载
    积分:1
  • Calculation of square roots via ASM
    算法状态机方法是一种设计有限状态机的方法。它用来表示数字集成电路的图表。ASM图类似于状态图,但形式化程度较低,因此更易于理解。ASM图表是描述数字系统顺序操作的一种方法系统。这个这项工作的目的是通过一个用vhdl编写的算法状态机(ASM)来计算一个数的平方根的整数部分。这项工作附在用葡萄牙语编写的报告之后。
    2022-01-23 11:17:55下载
    积分:1
  • controller
    说明:  alu control 控制 部件 alu control 控制 部件(alu control)
    2010-04-30 10:55:26下载
    积分:1
  • vga_core
    Code VHDL for control VGA FPGA: Xilinx, Altera
    2012-09-09 10:54:28下载
    积分:1
  • generic_dpram
    IT IS THE DP MEMORY MODULE. IT CONTROLS THE DP MEMORY
    2013-09-30 19:03:40下载
    积分:1
  • dpll
    说明:  在quartus下搭建的数字锁相环,能实现频率自动跟踪。(The digital phase-locked loop built under quartus can realize automatic frequency tracking.)
    2020-06-21 01:00:02下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载