登录
首页 » VHDL » 用数码管显示时间的数字电子钟verilog编写

用数码管显示时间的数字电子钟verilog编写

于 2022-06-22 发布 文件大小:3.44 kB
0 109
下载积分: 2 下载次数: 2

代码说明:

用VERILOG编写的数字电子钟,用数码管进行显示时间-VERILOG prepared with digital electronic clock with a nixie tube display time

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 用VHDL语言编写的代码,以供大家学习和交流,方便大家学习!...
    用VHDL语言编写的代码,以供大家学习和交流,方便大家学习!-prepared using VHDL code for all to study and exchange to facilitate learning!
    2022-02-04 03:08:53下载
    积分:1
  • IIC controller for Sopc Builder
    IIC控制器 for Sopc Builder-IIC controller for Sopc Builder
    2022-05-21 02:21:43下载
    积分:1
  • BOC
    基于matlab的BOC仿真程序,包含BOSK调制等。(Based on the matlab the BOC simulation program, contains modulation BOSK.)
    2021-03-12 19:09:25下载
    积分:1
  • fpga驱动单个灯构成的点阵的程序
    程序设置了fpga 的 5x5点阵驱动程序,代码相对比较简洁,这个程序可以作为fpga输出控制,驱动稳压芯片工作,进而点灯
    2022-05-18 13:42:56下载
    积分:1
  • I2C MASTER
    I2C verilog code I2C僅使用兩個雙向開漏線,串列資料線(SDA)和串列時鐘線(SCL),上拉了電阻。使用的典型電壓是+5 V或+3.3 V(雖然其他電壓系統也是允許的)。 在I2C參考設計中,使用7位或10位(取決於所使用的裝置)位址空間。普通I2C匯流排速度為100 kbit / s的標準模式和10 kbit / s的低速模式,但任意低時脈速率也是允許的。 I2C的最新修訂可以承載更多的節點,並以更快的速度執行[b]。這些速度被更廣泛地使用在嵌入式系統中而不是PC上。I2C也有其他的特性,例如16位元尋址。(I2C verilog code I2C (Inter-Integrated Circuit))
    2019-03-20 19:25:23下载
    积分:1
  • 4锁,移位,可以设置和更改您的密码。
    四位密码锁,移位显示,可以设置和更改密码。-4 lock, shift, it can be set up and change your password.
    2023-05-03 17:05:04下载
    积分:1
  • VMD642_CPLD
    本例程位于 VMD642_CPLD目录中。 使用 CPLD 实现辅助译码、LED 指示灯控制、看门狗等各种逻辑控制电路。源程序使 用 Verilog HDL书写,编译开发系统使用 Cypress公司的 Warp 6.3。(This routine is located VMD642_CPLD directory. Using CPLD implementation auxiliary decoding, LED indicator control, watchdog, and other logic control circuitry. Written using Verilog HDL source code, the compiler development system using Cypress' s Warp 6.3.)
    2013-09-13 13:59:52下载
    积分:1
  • SDRAM控制器设计代码
    SDRAM控制器设计代码,我们写的SDRAM控制器是肯定包括初始化、读操作、写操作及自动刷新这些操作的,既然这样,我们就可以给每一个操作写上一个模块独立开来,这样也便于我们每个模块的调试,显然这种思路是正确的。那怎么让我们的各个模块工作起来呢,虽然都是独立的模块,但很显然这几个模块之间又是相互关联的。就拿上面刚才说的那个情况来讲,如果SDRAM需要刷新了,而SDRAM却正在执行写操作,那我们刷新模块与写模块之间怎么进行控制呢?这个问题解决了,读模块与刷新模块之间的这个问题也可以很轻松的解决。
    2022-03-21 02:39:52下载
    积分:1
  • VHDL语言实现时钟程序,用fpga开发板试过后,能够执行
    VHDL语言实现时钟程序,用fpga开发板试过后,能够执行-VHDL Pang Sung-wife of mother
    2022-05-27 01:05:27下载
    积分:1
  • uart_byte_rx
    libero soc工程,实现通过串口接收到单字节数据后并返回发送给上位机(Libero SOC project, which realizes receiving single byte data through serial port and sending it back to host computer)
    2020-06-21 09:20:01下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载