-
eda技术与vhdl课件,很经典的学习课件
eda技术与vhdl课件,很经典的学习课件-VHDL EDA technology and courseware, it is a classic learning courseware
- 2022-05-18 23:44:31下载
- 积分：1
-
verilog实现自动售货机
说明： 能实现输入0.5 1 5块钱的累加，然后对应购买的商品价格进行比较，显示找的钱数或错误灯(MY English is very good)
- 2019-01-09 13:35:02下载
- 积分：1
-
含移动储能单元的微网优化调度模型研究_吴婷
含移动储能的分布式电能优化调度，模型的处理与改进(Processing and improvement of distributed power optimization scheduling with mobile energy storage)
- 2018-10-17 10:18:53下载
- 积分：1
-
LED blinker : LED1 blink every second, LED2 blink every minute
与Xilinx spartan6评估委员会结合的小型项目示例。
- 2023-02-03 21:50:03下载
- 积分：1
-
Write their own extensions clock, an increase of the year, month day time, veril...
自己写的扩展功能时钟，增加了年、月日计时，verilog代码，已在spatarn3实现。-Write their own extensions clock, an increase of the year, month day time, verilog code in spatarn3 realize.
- 2023-01-04 22:35:04下载
- 积分：1
-
LFSR模块，单个模块，实现移位寄存器，生成测试用pattern
LFSR模块，单个模块，实现移位寄存器，生成测试用pattern-LFSR
- 2023-05-12 15:15:03下载
- 积分：1
-
AHB_to_Wishbone_Verilog
说明： 该源代码包是AHB总线到Wishbone总线的交接器，包括以下4个部分：RTL源代码，测试平台，软件测试程序，说明文档。(This source package is the AHB bus to Wishbone bus bridge(wrapper).It has the following 4 parts: RTL codes, testbench, software simulating files, help documents.)
- 2021-01-22 14:48:40下载
- 积分：1
-
本文件解压后clock_time.vhd采用编程环境maxplusII，完成时间秒定时、记时，设置时间秒、声光报警等功能。...
本文件解压后clock_time.vhd采用编程环境maxplusII，完成时间秒定时、记时，设置时间秒、声光报警等功能。-this document unpacked clock_time.vhd maxplusII use programming environment, the time for completion seconds timing, Hutchison, the set-up time seconds, sound, light, alarm functions.
- 2022-07-03 03:02:23下载
- 积分：1
-
verilog编写的计算百分比模块
verilog编写的计算百分比模块-Verilog prepared by calculating the percentage module
- 2022-01-31 18:38:18下载
- 积分：1
-
4X4keypad shake the module, the keys for false detection
4X4keypad的防抖动模块，用于假按键的检测-4X4keypad shake the module, the keys for false detection
- 2023-07-04 10:00:03下载
- 积分：1
