登录
首页 » VHDL » verilog for full_adder

verilog for full_adder

于 2022-06-28 发布 文件大小:1.01 kB
0 102
下载积分: 2 下载次数: 1

代码说明:

verilog for full_adder

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • log10(x)
    Fixed-point base-2 logarithm (DW_log2) // Computes the base-2 logarithm of a fixed point value in the // range [1,2).
    2014-09-11 19:58:10下载
    积分:1
  • FPGA
    基于FPGA的频率相位可调DDS信号发生器-FPGA-based phase adjustable frequency DDS signal generator
    2022-01-26 08:17:52下载
    积分:1
  • practical_lift_controller 实用电梯控制器 实用电梯控制系统block symbol file 实用电梯控制器的Verilo
    practical_lift_controller 实用电梯控制器 实用电梯控制系统block symbol file 实用电梯控制器的Verilog HDL程设计-practical utility practical_lift_controller elevator controller elevator control system block symbol file utility elevator controller Verilog HDL-way design
    2023-03-27 22:00:04下载
    积分:1
  • sha1
    利用verilog语言实现了SHA-1机密算法,具体算法与加密芯片ds28e01一致。(Using Verilog to achieve the SHA-1 secret algorithm, the specific algorithm is consistent with the encryption chip ds28e01.)
    2020-11-08 08:49:47下载
    积分:1
  • ed2_prac5_conta_finfin
    program in hdl that this open mind in digital resources
    2009-06-27 08:08:08下载
    积分:1
  • 电梯控制 记忆,上升下降停站 超载报警故障.....。
    电梯控制 记忆,上升下降停站 超载报警故障.....。-Verilog EDA dianti
    2023-06-16 03:50:04下载
    积分:1
  • 7x7块交织器的FPGA设计
    基于FPGA的7x7块交织器设计,程序分交织、解交织两部分,并在QUARTUS II 9.0 下仿真通过,内附模块详细端口说明及仿真分析文件。
    2022-12-16 23:40:03下载
    积分:1
  • lagrange
    对原信号进行拉格朗日插值运算,实现信号重采样(The original signal Lagrange interpolation operation, to achieve signal resampling)
    2013-11-02 14:55:10下载
    积分:1
  • PWM
    通过正弦波和三角波的比较产生SPWM波形(Through the comparison of sine wave and triangle wave produces SPWM waveform)
    2016-12-23 14:36:56下载
    积分:1
  • I2C
    说明:  一种能简单的实现I2C通讯的代码,对于主机和从机之间的通讯讲解的很清楚。(A Code for I2C Communication)
    2020-06-18 23:20:02下载
    积分:1
  • 696518资源总数
  • 106164会员总数
  • 18今日下载