-
class16_pll
说明： FPGA实现PLL锁相环，输出不同频率的时钟控制信号。(FPGA realizes PLL and outputs clock control signals of different frequencies.)
- 2021-03-19 17:19:19下载
- 积分：1
-
RS_coder
基于verilog的RS编码器 绝对实用(Based on the RS encoder verilog absolute utility)
- 2010-12-07 20:51:02下载
- 积分：1
-
LDPC.DIFFERENT-RATE
LDPC码不同码率对比，1/2与1/3码率对比。码长512.迭代次数50次。(Comparison of different rate of the LDPC code, 1/2 compared with the 1/3 code rate. 512 yards long. 50 times the number of iterations.)
- 2012-11-22 10:49:22下载
- 积分：1
-
mp3codec
it is used to compile codec
- 2009-03-04 17:00:53下载
- 积分：1
-
关于vhdl的一些例子
关于vhdl的一些例子-on some of the examples of VHDL
- 2022-01-28 04:13:20下载
- 积分：1
-
yinpin_display0925
实现音频的I2S通信，音频柱的显示，及其噪声的处理等功能(Realization of audio I2S communications, audio column display, and its noise processing, and other functions)
- 2016-01-07 10:08:31下载
- 积分：1
-
FFT_Verilog-master
说明： 16点verilog FFT，可供参考学习使用(16 points Verilog FFT can be used for reference)
- 2021-04-18 15:18:51下载
- 积分：1
-
Opencore的IP Core，有实际合成过，可以用，大家参考
Opencore的IP Core，有实际合成过，可以用，大家参考-Opencore of the IP Core, there is a practical synthesis that we could use, we refer to see
- 2022-01-22 05:22:44下载
- 积分：1
-
LCD_test
this a example for the LCD for altera FPGA cyclone ii EP2C8. implemented in verilog. tested using altera EP2C8 fpga
- 2013-07-25 14:43:43下载
- 积分：1
-
FPGA控制AG9226代码
FPGA控制AG9226进行采样的代码,并用signaltap测试了一下其正确性
- 2022-07-21 15:41:56下载
- 积分：1
