登录
首页 » VHDL » 设计一个可以小时、分钟、12小时或24小时和秒的时间…

设计一个可以小时、分钟、12小时或24小时和秒的时间…

于 2022-07-22 发布 文件大小:415.77 kB
0 122
下载积分: 2 下载次数: 1

代码说明:

设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟,并具有定时与闹钟功能,能在设定的时间发出闹铃音,能非常方便地对小时、分钟和秒进行手动调节以校准时间,每逢整点,产生报时音报时。 实验平台: 1. 一台PC机; 2. MAX+PLUSII10.1。 Verilog HDL语言实现,还有完整的实验报告-The design of a can be hours, minutes, seconds time of 12 hours or 24 hours system, digital clock, and has from time to time with the alarm clock function, can be set to issue a sound alarm can be very convenient to hours, minutes and seconds for manual adjustment to calibrate the time, whenever there is the whole point, resulting in timekeeping timekeeping tone. Experimental platform: 1. A PC machine 2. MAX+ PLUSII10.1. Verilog HDL language, as well as a complete experimental report

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • e_BIU
    isa MEMORY PLAN eu biu asm
    2020-06-25 19:20:02下载
    积分:1
  • dac5686
    在FPGA上编写的通过SPI总线配置外部DAC芯片DAC5686的程序,通过板级调试,验证可用。程序通过状态机实现,将需要配置的寄存器值转为SPI总线的数据格式发送出去。 (Configure external DAC chip DAC5686 via SPI bus program on FPGA written by board-level debugging, verification is available. Program through the state machine, you will need to configure the register values 椠渀琀漀 SPI bus data format sent.)
    2014-09-11 11:05:20下载
    积分:1
  • VHDL4人抢答器
    4人抢答系统,可以计时20秒,20秒无人抢答则视作无人抢答。start之前抢答者视为违规抢答,违规抢答会警告选手。若有一人抢答则其他3人锁定,不可再抢答。aaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaa
    2022-03-17 00:58:23下载
    积分:1
  • 基于basys2的四位有符号二进数除法
    基于diligent公司的basys2开发板的四位有符号二进制数的除法
    2023-08-01 03:30:03下载
    积分:1
  • memristor
    忆阻器的PSPICE仿真,是忆阻器的宏模型,适合于cadence16.5版本(memristor PSPICE simulation)
    2021-02-20 09:39:43下载
    积分:1
  • 跑马灯
    跑马灯-是移位寄存器 有6个灯,无延时entity-Bomadeng-shift register is a six lights, without delay entity
    2022-09-29 01:55:03下载
    积分:1
  • VHDL的VGA键盘
    应用背景用键盘上的应用程序,如文字,以矩阵为主导。关键技术键盘的PS / 2在DE2 115编程。它是有用的,重要的是要了解如何在DE2用VHDL键盘程序
    2022-06-11 16:51:29下载
    积分:1
  • 16位CUPIP核,完全运行的好的东西,可以直接拿来用的!
    16位CUPIP核,完全运行的好的东西,可以直接拿来用的!-16 CUPIP nuclear, full of good things to run, can be directly used to use!
    2022-07-27 19:00:19下载
    积分:1
  • iic_sci
    FPGA编程,经过团体奋战完成,全是底层的IIc和sci通信,完整版。(FPGA programming, after groups fight to the finish, all underlying SCI and IIc communication, full version)
    2014-12-23 09:32:54下载
    积分:1
  • 如何在语言 VHDL 实现液晶显示中显示的数据转移
    如何在语言 VHDL 实现液晶显示中显示的数据转移
    2023-04-29 11:00:03下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载