登录
首页 » VHDL » xmatchpro无损压缩

xmatchpro无损压缩

于 2022-04-09 发布 文件大小:601.95 kB
0 98
下载积分: 2 下载次数: 1

代码说明:

应用背景这个无损数据压缩系统的xmatchpro算法 衍生物;从来源 ; ;以前的研究 ; ;的 ; ;作者 ;和 ;在进步 ; ;FPGA技术。使用这种技术提供的灵活性是非常大的兴趣,因为芯片可以容易适应特定应用的要求。这个在一定的弊端; ; ; ;以前的 ;方法是 ; ;克服了 ; ;使用 ; ;  xmatchpro  ;算法;设计。的目标,然后以获得更好的压缩比,并仍然保持高吞吐量和高吞吐量,因此,这和,压缩/解压缩和,过程和,不,不,慢和,原系统的。关键技术UNIX的 ; ;实用 ;“压缩” ;采用lempel-ziv-2  ; ; ;(LZ2)算法和 ; ; ;数据Lempel-Ziv压缩 ; ; ;(dclz)的家庭 ; ;压缩机 ;最初发明 ; ;的 ;休利特—目前帕卡德和 ; ;& nbsp;通过开发 ; ;啊哈[ 17 ],[ 18 ]  ;使用也 ; ;LZ2  ;衍生物。邦顿 ;和 ;博列洛 ;另一本 ; ;LZ2  ;在实施 ; ;[ 19 ]  ;, ;提高 ;在 ;数据压缩Lempel-Ziv算法。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Regs
    一个小寄存器堆,使用参数化编程,附有仿真代码,可直接在vivado(2018.2版本及以后)上运行(A small register heap, using parametric programming)
    2019-04-03 14:19:55下载
    积分:1
  • ex11
    说明:  该模块实现了FPGA的uart串口收发功能(The module realizes UART serial port transceiver function of FPGA)
    2020-09-09 11:58:09下载
    积分:1
  • 74LS
    数字逻辑与系统的关于所有的器件74LS的介绍,功能表(Digital Logic and System devices 74LS on the introduction of all the menu)
    2010-12-30 17:27:19下载
    积分:1
  • 用verilog语言编写的步进电机加减速控制算法 Motion_control
    用verilog语言编写的步进电机加减速控制算法,可选择梯形曲线或S型曲线算法(Verilog language stepper motor acceleration and deceleration control algorithm, you can choose the trapezoidal curve or S-curve algorithm)
    2021-03-19 15:39:19下载
    积分:1
  • cla - Copy
    说明:  ADDER USING VERILOG ADDER WITH VERILOG VERILOG ADDER
    2019-03-19 01:35:37下载
    积分:1
  • io_uart
    verilog设计的32位IO口扫描后通过串口发送到计算机(Verilog design of 32 bit IO export after scanning through the serial port to the computer)
    2012-12-27 00:05:01下载
    积分:1
  • 电子设计大赛作品_音频信号分析仪的FPGA源码(一等奖)
    电子设计大赛作品_音频信号分析仪的FPGA源码(一等奖)-Electronic Design Competition works _ audio signal source analyzer FPGA (first prize)
    2022-05-27 13:15:23下载
    积分:1
  • 8位深,9位宽FIFO VHDL源码设计,如需改进可在此基础上扩展
    8位深,9位宽FIFO VHDL源码设计,如需改进可在此基础上扩展-8 deep, 9-bit wide FIFO VHDL source design, for improving on this basis can be extended
    2023-06-13 12:25:03下载
    积分:1
  • cordic
    cordic算法,实现加减乘除、幂次方、开方的运算(CORDIC algorithm implementation, power add, subtract, multiply and divide and square root operations)
    2020-06-29 14:00:01下载
    积分:1
  • dualportram_vhdl
    采用VHDL硬件描述语言实现的双口径RAM块存储器的初始化(VHDL hardware description language using the dual-caliber RAM block memory initialization)
    2010-06-17 10:22:47下载
    积分:1
  • 696518资源总数
  • 105540会员总数
  • 37今日下载