网站首页

三角波的产生

于 2022-08-03 发布文件大小:406.23 kB

 0  138

下载积分: 2 下载次数: 1

我要下载

代码说明：

这是源代码，该代码为三角波的一代，在 VHDL 写。欢迎下载。谢谢你的支持。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

MAX5250_Serial
说明：对MAX5250芯片进行控制，实现DA转换输出。(Controlling MAX5250 Chip)

2019-06-27 14:19:36下载

积分：1
emifa_ram
FPGA与DSP的EMIF通信，EMIF的RAM这方面相应的程序(FPGA and DSP EMIF communication)

2020-12-01 15:49:26下载

积分：1
m序列在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过...
m序列在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过-m sequence in dspbuilder under VHDL source code and test incentives document matl ab model, the simulation under through modelsim

2022-02-02 08:36:01下载

积分：1
blif2vhdl格式转换工具
A BLIF to VHDL converter (51K compressed tar, with SunOS, Solaris, and Linux binaries. Source code (C++) included).

2023-06-13 19:10:02下载

积分：1
ISE7.1i 中文教程适合xilinx的FPGA/CPLD用户
ISE7.1i 中文教程适合xilinx的FPGA/CPLD用户-Chinese ISE7.1i the xilinx tutorial for FPGA/CPLD users

2022-02-25 00:06:16下载

积分：1
LDPCtest
ldpc编码器ru算法的verilog语言的完整实现，希望对您有用(ldpc encoder, RU, VERILOG，altera)

2021-01-07 14:08:53下载

积分：1
microcoded_TB
its a verilog code for microcoded tb

2010-03-16 00:21:39下载

积分：1
uart
uart通信的Verilog实现,包含rx tx 以及testbench(Verilog implemention of UART telecommunicate)

2018-09-18 17:06:06下载

积分：1
cpu_easy
说明： ADD MOV MOVi SUB四指令cpu设计，qutartus，(Design of four-instruction CPU)

2019-05-13 11:44:49下载

积分：1
RISC
32 bit RISC Processor with 3 stage pipeline

2010-03-03 00:09:16下载

积分：1

696518资源总数
105895会员总数
18今日下载

三角波的产生

0 个回复

热门标签

热门下载