-
用VHDL langhantdma
用VHDL语言实现TDMA编码,简单，明了。看标注就可以看懂-use vhdl langhanTDMA
- 2022-01-30 18:52:37下载
- 积分：1
-
LED7s
七段LED数码管显示译码器设计，将输入的16位二进制数据分别输出到4个数码管上(Seven-segment LED display decoder design, the input of 16 binary data are output to the four digital tube)
- 2021-04-23 23:28:47下载
- 积分：1
-
PiSo
8位并行输入的数转换成串行输出，是基于高级硬件编程语言VHDL编写的。(8-bit parallel input into serial output digital conversion is based on the high-level hardware programming language VHDL prepared.)
- 2020-11-30 21:59:27下载
- 积分：1
-
snake
贪吃蛇程序，用verilog实现，可以运行只要修改一下相应的FPGA芯片类型和VGA接口相应的引脚(Snake program, using Verilog to achieve, you can run as long as the appropriate to modify the corresponding FPGA chip type and VGA interface to the corresponding pin)
- 2016-01-16 21:11:14下载
- 积分：1
-
用VHDL写的运动计时表程序，用Modelsim仿真已经通过，帖出来与大家分享。...
用VHDL写的运动计时表程序，用Modelsim仿真已经通过，帖出来与大家分享。-write VHDL campaign time table program, Modelsim simulation has been passed, Tie up share with you.
- 2022-01-26 05:57:13下载
- 积分：1
-
FPGA实现Jpeg压缩，和视频采集程序
说明： FPGA实现Jpeg压缩，和视频采集程序(Zynq - Main - register access Mio)
- 2020-03-13 23:25:40下载
- 积分：1
-
电梯控制 记忆，上升下降停站 超载报警故障.....。
电梯控制 记忆，上升下降停站 超载报警故障.....。-Verilog EDA dianti
- 2023-06-16 03:50:04下载
- 积分：1
-
The VHDL source code digital clock, you can achieve at school, school grade feat...
数字钟的VHDL源程序，可以实现校时，校分等功能，并在试验箱上运行成功-The VHDL source code digital clock, you can achieve at school, school grade features, and success in the chamber is running on
- 2023-02-06 10:05:04下载
- 积分：1
-
基于Verilog的数码管模拟扫描程序，分为两种显示方式，一种是数码管逐个显示，另一个是所有数码管一起显示。...
基于Verilog的数码管模拟扫描程序，分为两种显示方式，一种是数码管逐个显示，另一个是所有数码管一起显示。-Verilog-based digital control analog scanning procedures, two types of display, a digital control-by-show, and the other is with all digital tube display.
- 2022-02-22 11:51:58下载
- 积分：1
-
vhdl.9up
have a good documenty
- 2010-04-15 14:26:07下载
- 积分：1
