-
数字时钟Verilog
数字时钟的Verilog程序，用quartus打开就能使用，可以用做课程设计、电子设计等使用
- 2022-08-10 05:05:06下载
- 积分：1
-
ddr_for_controller_and_phy
说明： 这是本人曾经参与的一个DDR controller接口项目，主要是FPGA rtl实现，仅供参考。(This is a DDR controller interface project that I once participated in, mainly implemented by FPGA RTL, for reference only.)
- 2020-12-21 20:59:08下载
- 积分：1
-
pidd
verilog实现增量式PID算法，实测可用，带modelsim仿真(PID algorithm by verilog)
- 2017-10-20 19:26:34下载
- 积分：1
-
pl_read_write_ps_ddr
说明： PL 和 PS 的高效交互是 zynq 7000 soc 开发的重中之重，常常需要将 PL 端的大量数据实时送到 PS 端处理，或者将 PS 端处理结果实时送到 PL 端处理，但是各种协议非常麻烦，灵活性也比较差，直接通过 AXI 总线来读写 PS 端 ddr 的数据，这里面涉及到 AXI4 协议，vivado 的 FPGA 调试等。(The efficient interaction between PL and PS is the top priority of zynq 7000 SoC development. We often need to send a large amount of data from PL to PS for real-time processing, or send the processing results from PS to pl for real-time processing. In general, we will think of using DMA for processing, but various protocols are very troublesome and the flexibility is poor. This course explains how to use Axi directly Bus to read and write DDR data of PS terminal, which involves axi4 protocol, FPGA debugging of vivado, etc.)
- 2021-01-22 17:46:44下载
- 积分：1
-
Verilog Jpeg 编码器
这个核接收红色，绿色和蓝色的像素值作为输入，就像从一个tiff图片文件一样，产生构建一个JPEG图片所需的JPGE比特流。这个核是用通用的、一般的Verilog代码编写，可以运行到任何FPGA上。这个核不依靠于任何的专用IP核，所有用来实现JPEG编码器的功能都是用Verilog编写的，整个代码都是独立的。这个核在不同的量化和霍夫曼表下，在很多图片上仿真过。效果很好！
- 2022-03-12 01:53:29下载
- 积分：1
-
wave_coif3
滤波器的实现，总共为4种，是简单的coif3滤波器的实现方法(The implementation of the filter, a total of 4, is a simple coif3 filter implementation method)
- 2018-03-24 21:05:14下载
- 积分：1
-
MPU6050
FPGA 控制MPU6050陀螺仪传感器，通过串口把数据打印出来(FPGA controls the MPU6050 gyroscope sensor and prints out the data through the serial port)
- 2018-02-10 16:45:24下载
- 积分：1
-
LM75A
FPGA读取LM75A温度数据，并在段码LED上实时显示。(The temperature data of LM75A are read by FPGA and displayed on segment code LED in real time)
- 2021-03-29 11:19:10下载
- 积分：1
-
FPGA基于PCIE的DMA测试
利用ISE工具，完成对v6系列的FPGA上PCIE以及DMA数据测试仿真，可以通过编译产生仿真波形，也可以根据自己的开发板烧录到自己的板子上
- 2023-08-18 13:05:05下载
- 积分：1
-
dec
A Dec example written in VHDL.
- 2009-09-23 08:57:25下载
- 积分：1
