登录
首页 » Verilog » Verilog入门

Verilog入门

于 2022-06-30 发布 文件大小:256.89 kB
0 178
下载积分: 2 下载次数: 1

代码说明:

本文主要介绍了Verilog HDL 语言的一些基本知识,目的是使初学者能够迅速掌握HDL          设计方法,初步了解并掌握Verilog HDL语言的基本要素,能够读懂简单的设计代码并能          够进行一些简单设计的Verilog HDL建模。  缩略语清单:对本文所用缩略语进行说明,要求提供每个缩略语的英文全名和中文解释。  参考资料清单:请在表格中罗列本文档所引用的有关参考文献名称、作者、标题、编号、发布日          期和出版单位等基本信息。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • fir 滤波,分块缩放
    图像处理,支持14阶的fir滤波,x方向分块缩小
    2022-06-16 22:27:19下载
    积分:1
  • zidongshouhuoji
    使用VHDL语言实现的一个自动售货机的程序。适合VHDL初学者使用。(VHDL language using a vending machine program. VHDL suitable for beginners.)
    2011-04-29 21:28:00下载
    积分:1
  • Huffman
    用VHDL编写的huffman编码的源程序(With the VHDL source code written in huffman coding)
    2010-06-08 14:58:32下载
    积分:1
  • reverse-string
    programe reverse a string in c
    2015-04-13 17:09:26下载
    积分:1
  • H.264 Verilog Decoder
    nova是一个低功耗的H.264/AVC基线解码器,面向移动应用。它是一种专用的、全硬连线的ASIC设计,不使用任何GPP/DSP核
    2022-09-21 08:50:03下载
    积分:1
  • 74LS
    数字逻辑与系统的关于所有的器件74LS的介绍,功能表(Digital Logic and System devices 74LS on the introduction of all the menu)
    2010-12-30 17:27:19下载
    积分:1
  • UART_FPGA
    此vhdl程序实现了在FPGA上构建UART通信串口。分为两部分,UART的发送端transfer和接收端receiver。需要外部根据需求提供波特率时钟。(This program implements the building vhdl UART serial interface on the FPGA. Divided into two parts, UART transfer sender and receiver receiver. Required to provide the baud clock external demand.)
    2015-03-04 11:02:17下载
    积分:1
  • 四则计算器
    基于basys3制作的简易四则运算计算器,能够计算加减乘除,将每部分代码封装成ip和在vivado 2015.4上进行开发,结果正确,
    2022-08-10 20:52:49下载
    积分:1
  • 物理编码子层
    PCS和PMA都包含在OSI参考模型的物理层内。PCS和千兆媒体独立接口(GMII)彼此经由8位并行数据线和多个控制线进行通信。PCS负责编码传下来的GMII到10位码组每个字节。PCS还负责解码向上传递从PMA成八位位组中使用由上层10位码组。PCS还控制自动协商过程中,允许两个独立的千兆设备,建立其中一个链接他们都能够使用。
    2022-02-04 17:18:09下载
    积分:1
  • Q8051
    Quick Cores 的Q8051,带JTAG接口,编译时提示调试模块缺少TRACE模块。
    2023-07-08 15:15:04下载
    积分:1
  • 696516资源总数
  • 106783会员总数
  • 25今日下载