-
ep2c5核心电路SCH
EP2C5核心电路原理图，包括protel文件及其相应封装库-EP2C5 Core circuit Sch
- 2023-02-03 21:30:03下载
- 积分：1
-
康塔多0至999的VHDL接口7段显示
应用背景此应用程序是用Xilinx ISE 12.4，使用VHDL语言进行。本程序的目的是提供一个显示的接口方法的七段显示。用户将可以看到从0到9999的一个计数器，它运行在利用FPGA内部的时钟实时。享受它。关键技术现场可编程门阵列（FPGA）是半导体器件是基于一个可配置逻辑块（CLB）连接矩阵通过可编程互连。FPGA可编程所需的应用或功能要求后制造。这功能区分FPGA从特定应用集成电路（ASIC），这是制造的特定设计定制任务。虽然一次性可编程（OTP）FPGA，这主要类型是基于SRAM的可重新编程的设计演变。
- 2022-03-20 03:34:16下载
- 积分：1
-
verilog hdl verilog hdl verilog hdl
verilog hdl verilog hdl verilog hdl-verilog hdl
- 2022-02-09 22:11:06下载
- 积分：1
-
alu3
用verilog语言编写，一个8-bit ALU，可以完成按字节的+、-和与、或、非操作(Using Verilog language, an 8-bit ALU, to be completed by byte+,- And, or, non-operating)
- 2008-05-12 12:48:49下载
- 积分：1
-
Cordic 算法实现
Cordic 算法，并用该算法实现 sin 和 cos 函数。
在这个 cordic 算法顶层下，有 4 个模块。分别为按钮脉冲检测 btnPulse，角度输入 ang，板卡显 示 disp，算法核心 cordic。
BtnPulse 按分频后的时钟间隔检测对应按钮位置，当检测到连续三次的结果依次为 0、1、1 时 发送一次按钮脉冲 pulse。pulse 被作为 ang 模块的时钟，在每个 ang 的上升沿，根据按钮的对 应位置将相应的数据进行增加或减少。
显示模块 disp 将进行运算后的对应的三角函数值对应到数码管上。其中，实现象限的功能是根 据在第二第四象限的 sin，cos 结果的绝对值与在第一象限相比是将 sin 值和 cos 值交换。而第三 象限的绝对值保持不变。因此，该程序实质上仅计算第一象限的三角函数值，位于其他象限的 在 disp 模块中改变了显示值。正负是通过判断哪种三角函数位于某个象限，通过少量组合逻辑 即可得到。
在 cordic 算法模块中，为了增加计算的精度，选择了进行 28 次迭代。而为了方便移位运算，将 角度数据长度拓展至 32 位，将 cordicPipeline 模块中的数据长度变为 52，由于在其他模块中使 用了 IEEE.STD_LOGIC_UNSIGNED，为了防止冲突，选择手动计算符号位。由于大部分运算均是 重复，因此只要在 cordic 模块中反复调用 cordicPipeline 模块即可，仅需为 cordicPipeline 模块添 加一个使能输入，当计数到 28 时使能失效，停止运算。
- 2022-01-31 04:14:12下载
- 积分：1
-
CPU
使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG，一个堆栈寄存器STACK。存储器寻址粒度为字节。数据存储以32位字对准。采用32位定长指令格式，采用Load/Store结构，ALU指令采用三地址格式。支持有符号和无符号整数加、减、乘、除运算，并支持浮点数加、减、乘、除四种运算，支持与、或、异或、非4种逻辑运算，支持逻辑左移、逻辑右移、算术右移、循环右移4种移位运算，支持Load/Store操作，支持地址/立即数加载操作，支持无条件转移和为0转移、非0转移、无符号>转移、无符号<转移、有符号>转移、有符号<转移等条件转移。()
- 2008-06-02 16:34:00下载
- 积分：1
-
CCD
对ccd图像进行解码采集，并通过VGA输出(Ccd image decoding of the collection, and through the VGA output)
- 2009-07-16 22:35:30下载
- 积分：1
-
DA
说明： DOCUMENT ON DISTRIBUTED ARITHMATIC
- 2014-02-05 17:06:51下载
- 积分：1
-
用 vhdl 语言实现的 8 位 crc
在这里，我们目前使用 VHDL 的 8 位 crc 设计。循环冗余校验是讨论检测错误的通信，使用 vhdl 语言这一过程变得快速和可靠。
- 2022-02-26 12:38:01下载
- 积分：1
-
FPGA_AD7822
基于FPGA的AD转换控制器设计，AD7822，quartus II，verilog hdl(A Design of the A/D Convertion Control Module Based on FPGA)
- 2011-08-26 15:06:18下载
- 积分：1
