-
vhdl
New files for pudn website
- 2018-06-30 07:30:02下载
- 积分：1
-
VHDL实现的读取和写入SDRAM的程序代码，学习的人可以参考下
VHDL实现的读取和写入SDRAM的程序代码，学习的人可以参考下-VHDL implementation SDRAM read and write program code, can refer to the following study
- 2023-03-19 17:05:04下载
- 积分：1
-
AD7266的Verilog驱动程序,已仿真通过,可直接在EDK下使用.
AD7266的Verilog驱动程序,已仿真通过,可直接在EDK下使用.
- 2022-01-31 15:55:05下载
- 积分：1
-
dds
说明： 实现数字频率合成实验，加载数据ram,形成波形(The experiment of digital frequency synthesis is realized, and the data RAM is loaded to form the waveform)
- 2020-11-10 18:12:36下载
- 积分：1
-
有限状态机 — FSM
有限状态机是指输出取决于过去输入部分和当前输入部分是时序逻辑电路。在有限状态机中，状态寄存器的下一个状态不仅与输入信号有关，而且还与该寄存器的当前输入有关，因此有限状态机又可以认为是组合逻辑和寄存器逻辑的一中组合。下面代码是哈工大计算机学院CPU设计中关于有限状态机部分的代码。
- 2022-07-18 13:01:32下载
- 积分：1
-
ASKMod
ASK调制信号的verilog VHL设计，在ise中实现了ASK信号的调制解调。(ASK modulation signal verilog VHL design, in ise to achieve the ASK signal modulation and demodulation.)
- 2017-04-17 10:46:19下载
- 积分：1
-
VHDL实现简单的8位CPU
doc文件上有源代码
VHDL实现简单的8位CPU
doc文件上有源代码-VHDL simple eight CPU doc documents Active code
- 2023-01-26 05:05:03下载
- 积分：1
-
伪随机二进制序列无符号17位计数器
这通过反馈来实现一个 17 位伪随机的无符号计数器异或的位 0 和 3。 注意 ︰ 如果也绝不是独家使用相反，这会反相平行的位模式 & 这将意味着所有位都零是一种有效模式和所有那些不都是有效。 目前所有的都是有效的。
- 2022-12-08 06:25:03下载
- 积分：1
-
microcoded_TB
its a verilog code for microcoded tb
- 2010-03-16 00:21:39下载
- 积分：1
-
verilog prescaler for the realization of the odd
verilog实现的奇数分频器 针对任何规模的奇数分频-verilog prescaler for the realization of the odd-numbered odd-numbered points of any size-frequency
- 2022-08-08 15:56:02下载
- 积分：1
