网站首页

ep2c5 实现逻辑门 verilog语言，quartus 2 仿真

于 2022-09-08 发布文件大小:313.08 kB

 0  113

下载积分: 2 下载次数: 1

我要下载

代码说明：

ep2c5 实现逻辑门 verilog语言，quartus 2 仿真-ep2c5 the realization of logic gates verilog language, quartus 2 Simulation

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

clock_seg
用FPGA分频，做一个有时分秒的时钟，并用数码管显示(FPGA divide a sometimes every minute clock, and digital display)

2013-05-20 13:53:06下载

积分：1
FIR_poroje
this project is about FIR FIlter By VHdl codes in the ISE.

2013-09-29 19:25:16下载

积分：1
16位元浮点数CPU,可作运算,以VHDL编写
16位元浮点数CPU,可作运算,以VHDL编写-16-bit floating point CPU, can be used for computing in order to prepare VHDL

2022-05-17 06:20:07下载

积分：1
c4gx_f896_host_ddr2a_odt
ALTERA PCIE FPGA开发板（EP4C平台）DDR2内存测试代码(ALTERA PCIE FPGA development board (EP4C platform) DDR2 memory test code)

2011-09-07 11:57:21下载

积分：1
vga
Link the VGA adapter located in the altera DE2board to a monitor

2016-08-05 20:13:20下载

积分：1
biaojue4
此代码实现4人表决功能，4人中有三人同意即为通过。(Four voting)

2013-10-29 21:46:07下载

积分：1
arm7
ARM7 VERILOG源码，非常精简，3级流水线(ARM7 VERILOG source code, very streamlined, 3-stage pipeline)

2009-12-02 10:57:51下载

积分：1
mutiplier
说明：用VHDL语言仿真乘法器设计, 经过modelsim仿真， synplify综合，并下载进FPGA验证(Multiplier design using VHDL, simulation, after modelsim simulation, synplify synthesis, and downloaded into a FPGA verification)

2009-08-28 13:28:04下载

积分：1
realization of the project document ARM system CPLD logic, external resources ha...
该工程文件实现ARM系统中CPLD的逻辑工作，起到外围资源的逻辑地址译码功能-realization of the project document ARM system CPLD logic, external resources have address decoding logic function

2022-02-05 23:05:52下载

积分：1
MATLABwaveanalysis
小波分析wave analysiswave analysiswave analysis(wave analysiswave analysis)

2009-12-16 10:56:09下载

积分：1

696518资源总数
106227会员总数
11今日下载

ep2c5 实现逻辑门 verilog语言，quartus 2 仿真

0 个回复

热门标签

热门下载

ep2c5 实现 逻辑门 verilog语言，quartus 2 仿真

0 个回复

热门标签

热门下载

ep2c5 实现逻辑门 verilog语言，quartus 2 仿真