网站首页

SDRAM控制器源码，内含完整的控制器verilog源代码和测试代码，超值哈。...

于 2023-07-19 发布文件大小:968.48 kB

 0  110

下载积分: 2 下载次数: 1

我要下载

代码说明：

SDRAM控制器源码，内含完整的控制器verilog源代码和测试代码，超值哈。-This readme file for the SDR SDRAM Controller includes information that was not incorporated into the SDR SDRAM Controller White Paper v1.1.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

resolutionquartusII
用verilog编写的分辨率提高的源代码采用双线性插值(Written resolution with the verilog source code to improve the use of bilinear interpolation)

2021-05-14 18:30:02下载

积分：1
3-8译码器实验
3-8译码器实验，用三个拨码开关控制8个LED中某一个点亮

2023-05-23 17:35:03下载

积分：1
可以用于按键去抖动的电路应用，采用vhdl编写
可以用于按键去抖动的电路应用，采用vhdl编写-Button can be used to jitter circuit applications, the preparation of the use of VHDL

2022-10-29 22:25:07下载

积分：1
vhdl描述的显示代码 maxplus2开发环境
vhdl描述的显示代码 maxplus2开发环境-VHDL description of the display code development environment maxplus2

2022-07-25 04:14:57下载

积分：1
Applicable to FPGA
适用于FPGA的SOPC方面的元器件添加，如COMPNENT-Applicable to FPGA-SOPC area to add components, such as COMPNENT

2023-06-11 11:30:03下载

积分：1
This code for countor . it is design in verilog HDL.
This code for countor . it is design in verilog HDL.

2022-07-27 18:33:04下载

积分：1
FSK
说明： FSK VHDL FSK调制与解调VHDL程序及仿真(FSK VHDL )

2020-09-03 11:28:07下载

积分：1
vhdl classic example
vhdl经典实例――信号灯控制，入门者必须掌握-vhdl classic example-- to control lights, beginners must master

2022-06-02 01:52:15下载

积分：1
rs232_receiver
RS232接收程序无奇偶校验位并行输出8位数据与data_ready数据准备好信号(RS232 receive procedures without parity 8-bit parallel output data and data ready signal data_ready)

2009-07-06 19:56:52下载

积分：1
坦克大战的演示程序，实现了基本的人机交互
坦克大战的演示程序，实现了基本的人机交互-Battle City demonstration program to achieve the basic human-computer interaction

2022-10-15 10:25:03下载

积分：1

696518资源总数
106161会员总数
5今日下载

SDRAM控制器源码，内含完整的控制器verilog源代码和测试代码，超值哈。...

0 个回复

热门标签

热门下载