-
msk_mod_demod
该程序实现最小频移键控信号的调制解调，经测试无误。(The program implements minimum shift keying signal modulation and demodulation, tested and correct.)
- 2013-10-14 23:02:39下载
- 积分：1
-
vhdl的基础性的介绍，对初学者大有用处
vhdl的基础性的介绍，对初学者大有用处-vhdl basic introduction
- 2022-05-20 01:22:09下载
- 积分：1
-
LPC1788_VGA_COLOR
鼎lpc1788尚开发板的vga的显示，1024x768(lpc1788board,lcd to vga display,1024x768)
- 2014-12-15 13:34:06下载
- 积分：1
-
dds
基于DDS和SOPC的谐波信号发射器，拥有可调节的频率，阶段和谐波比例的谐波信号发射器由本文所设计。(Based on DDS and SOPC harmonic signal transmitter, with adjustable frequency, phase and harmonic proportion of harmonic signal transmitter designed by this article.)
- 2016-04-26 09:21:50下载
- 积分：1
-
Cmos 全加法器使用绝热逻辑
绝热电路都是使用"可逆逻辑"的低功耗电路以节省能源。与传统的CMOS电路，在开关过程中消耗能量，不同绝热电路试图节约费用由以下两个关键的规则：
永远不会打开一个晶体管时电压源之间
- 2023-04-29 04:00:02下载
- 积分：1
-
11_rs485_uart_top
说明： verilog编写的RS485读写驱动程序(RS485 read-write driver written by Verilog)
- 2020-03-08 12:28:10下载
- 积分：1
-
carry_lookahead_add4
4位的超前进位加法器，门级电路连接得到，verilog代码实现(4-bit look-ahead adder, gate-level circuit)
- 2011-10-18 21:40:20下载
- 积分：1
-
[verilog]dcfifo_256x32
双时钟域FIFO(This is self-defined Dual-Clock FIFO, using logic lut resources.
Dual-Clock FIFO,
Depth: 256
Width: 32
USEDW: Y
FULLL:Y
EMPTY:Y)
- 2017-05-10 13:25:41下载
- 积分：1
-
01_基于ZYNQ的FPGA基础入门
说明： VIVADO SOC 使用文档 基于zynq 7020(vivado soc example text of zynq)
- 2020-06-17 12:00:01下载
- 积分：1
-
一路24位计数器,cpu可直接读写计数器的计数值.
一路24位计数器,cpu可直接读写计数器的计数值.-All the way 24-bit counters, cpu can be directly read and write the total value counters.
- 2022-06-18 10:47:22下载
- 积分：1
