网站首页

Based on VHDL+ FPGA design of the DDS signal gennerator has been through debug mode

于 2022-09-21 发布文件大小:546.61 kB

 0  161

下载积分: 2 下载次数: 1

我要下载

代码说明：

一个用VHDL设计的DDS信号发生器，包括两个pics的仿真结果。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

用VHDL语言编程完成数码管0
用VHDL语言编程完成数码管0-255数字的显示-VHDL language programming with the 0-255 number to complete the display of the digital control

2023-04-25 03:25:03下载

积分：1
乘法器功能直接实现两个数字信号的相乘～
乘法器功能直接实现两个数字信号的相乘～-Multiplier features two digital signal direct implementation of the multiplication ~

2022-01-24 16:28:37下载

积分：1
three_motor
matlab仿真MATLAB电机仿真精华50例--源代码异步电机\asymotor_stator.mdl

2010-01-16 22:02:43下载

积分：1
FDDDDRSDRAMP
一种基于FPGA 实现DDDR SDRAM的控制器 (DDDR SDRAM controller based on FPGA)

2012-08-29 23:52:53下载

积分：1
adc_dac
ADC-DAC transmittion works thru SPI on 25 MHZ. Used for some student project on Xilinx sprtan3a FPGA

2016-12-01 19:44:33下载

积分：1
robust_fir_latest.tar
滤波器 Generaic FIR Filter(Generaic FIR Filter)

2011-11-17 15:51:23下载

积分：1
AD
说明：基于fpga的ad采样程序可控制ad9226对信号进行采样(Ad9226 signal sampling can be controlled by ad9226 sampling program based on FPGA)

2019-07-30 14:00:57下载

积分：1
multiplier
参数可配置的sequential 乘法器和booth 乘法器(verilog source code with configurable parameters for sequential multiplier and booth multiplier )

2011-12-08 15:14:04下载

积分：1
project_1
说明：简单的一个Verilog小程序，适合刚接触的人群(A simple Verilog small program, suitable for people just contact)

2020-06-16 22:20:01下载

积分：1
通过VHDL语言的例子，FPGA原型的VHDL例子（chapter3-part1）
应用背景关键技术本书采用“做中学”介绍VHDL和FPGA技术的概念和设计人员通过一系列的实验方法。

2023-04-20 18:05:04下载

积分：1

696518资源总数
105721会员总数
0今日下载

Based on VHDL+ FPGA design of the DDS signal gennerator has been through debug mode

0 个回复

热门标签

热门下载