登录
首页 » VHDL » ep2c5 实现 定时器 verilog语言,quartus 2 仿真

ep2c5 实现 定时器 verilog语言,quartus 2 仿真

于 2022-09-22 发布 文件大小:485.69 kB
0 148
下载积分: 2 下载次数: 1

代码说明:

ep2c5 实现 定时器 verilog语言,quartus 2 仿真-verilog language to achieve ep2c5 timer, quartus 2 Simulation

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • A4_Led3
    led学习控制l44444444444444(led verilog led ccccccc)
    2019-05-06 09:38:14下载
    积分:1
  • FPGA design of a full set of frequency data, I hope all of you ah like useful
    FPGA设计频率计全套资料,我希望对大家啊好似有用的-FPGA design of a full set of frequency data, I hope all of you ah like useful
    2023-01-04 19:10:03下载
    积分:1
  • ICAP_FPGA_Multiboot
    在xilinx的ml507板子上用的ICAP功能 配置存储器 这里边包含了控制程序 以及配置ICAP寄存器的程序 就是完整的通过串口控制FPGA多重配置的程序 用verilog实现的(how to configure the ICAP)
    2021-03-05 15:49:31下载
    积分:1
  • Tun2CNk2
    FPGA实现DSP的Verilog 示例(FPGA realization of DSP-Verilog Example)
    2008-05-05 17:08:19下载
    积分:1
  • 超大规模集成电路的VHDL基本编码…………
    2022-03-26 19:32:17下载
    积分:1
  • vhdl描述的显示代码 maxplus2开发环境
    vhdl描述的显示代码 maxplus2开发环境-VHDL description of the display code development environment maxplus2
    2022-07-25 04:14:57下载
    积分:1
  • rc6 加密
    此代码是加密实现在 vhdl。在加密、 RC6 (Rivest Cipher 6) 是一种对称密钥 块密码从RC5派生。它是由Ron Rivest、马特 Robshaw、 雷西德尼和益群丽莎贤以满足高级加密标准(AES)竞争的要求设计的。该算法是一个五个入围者,和也提交给湖怪兽和CRYPTREC项目。它是一种专有
    2023-04-17 09:45:04下载
    积分:1
  • READ_SINEX
    读取IGS数据中心提供的sinex文件 并恢复法方程(Read sinex file IGS data centers and to restore normal equation)
    2016-06-18 11:19:14下载
    积分:1
  • count23
    一个简单的23计数器,用VHDL实现,可供初学者学习。(A simple 23 counters, with the VHDL implementation, available for beginners.)
    2010-05-10 13:30:44下载
    积分:1
  • vga_demo2
    VGA controller : Genarate a VGA signal from your inout information as color info of each pixel
    2010-06-24 09:26:57下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载