登录
首页 » Verilog » 基于FPGA的信号发生器

基于FPGA的信号发生器

于 2022-09-24 发布 文件大小:3.48 kB
0 130
下载积分: 2 下载次数: 1

代码说明:

adder32.v    32位加法器D_FFbe.v    频率控制器DFFAF2.V    相位累加器rom.mif      正弦ROMsquare.v     方波trianle.v     三角波

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • TCM_Modulation
    TCM编码的调制端,采用8PSK,2/3码率的卷积码的matlab程序(TCM coded modulation client, using 8PSK, 2/3 code rate of convolutional codes of matlab program)
    2021-04-20 00:08:51下载
    积分:1
  • a
    说明:  利用FPGA实现SDH开销中帧头A1A2的检测(FPGA implementation using SDH overhead in the frame header detection of A1A2)
    2010-05-25 21:17:03下载
    积分:1
  • CORDIC,求正弦和余弦算法
    cordic求正弦和余弦函数,包含三个文件,一个顶层,一个cordic迭代模块,一个频率字输入模块,最后呈现的波形就是正弦和余弦的样式。 cordic算法采用流水线结构,共迭代7次,简单实现了下,仅供参考,未做时序约束。
    2022-04-02 09:30:34下载
    积分:1
  • UVM SV阶段
    此代码演示基本的层次结构构造和逐步 UVM 的测试。每一位 UVM 组件适用于自动化的阶段执行要了解如何逐步作品是否自上而下或自下而上使用此代码。
    2023-09-04 11:35:07下载
    积分:1
  • 基于FPGA的多路同步脉冲发生器设计1
    说明:  采用FPGA(现场可编程门序列)编写VHDL语言设计多路同步脉冲发生器,对信号进行分频处理,实现四路信号相位相差T/16和T/8的延迟相位输出,实现的四路脉冲与传统的脉冲同步器不同,它具有高集成度,高通用性,容易调整和高可靠性等特点。(Using FPGA (field programmable gate sequence) to write VHDL language to design multi-channel synchronous pulse generator, to divide the frequency of the signal, to achieve the four-way signal phase difference T / 16 and T / 8 delay phase output, the realization of the four-way pulse is different from the traditional pulse synchronizer, it has the characteristics of high integration, high-throughput, easy adjustment and high reliability.)
    2020-03-18 20:52:05下载
    积分:1
  • BPSK
    FPGA实现BPSK调制,带Modelsim仿真,实际系统测试通过,载波信号,调制波信号频率可调(FPGA implementation BPSK modulation with Modelsim simulation, the actual system test, the carrier signal, modulated wave signal frequency adjustable)
    2020-10-30 22:09:56下载
    积分:1
  • robust_fir_latest.tar
    滤波器 Generaic FIR Filter(Generaic FIR Filter)
    2011-11-17 15:51:23下载
    积分:1
  • 进行选择加法器
    选择进位加法器是用最快的加法器中的一个。这里是进行选择加法器,添加了两个 8 位数字和一个扛在得到 9 位总和的代码。
    2022-03-04 23:46:56下载
    积分:1
  • SDRAM读写控制的实现与Modelsim仿真
    1. 本实例用于控制开发板上面的SDRAM完成读写功能;先向SDRAM里面写数据,然后再将数据读出来做比较,如果不匹配就通过LED变亮显示出来,如果一致,LED就不亮。2. part1目录是使用Modelsim仿真的工程;3. part2目录是在开发版上面验证的工程;
    2022-01-30 11:24:06下载
    积分:1
  • 基于verilog的AMI协议编码,modelsim仿真
    基于verilog的AMI协议编码, 已用modelsim验证。
    2022-08-15 20:57:37下载
    积分:1
  • 696516资源总数
  • 106641会员总数
  • 4今日下载