-
eBook_Verilog_HDL--Guide_to_Digital_Design_Synthes
说明： 对于有经验的用户和新用户写的，这本书给您的Verilog HDL的广泛报道。该书强调了实际设计和验证的角度，而不是只注重Verilog的语言方面。(Written for both experienced and new users, this book gives you broad coverage of Verilog HDL. The book stresses the practical design and verification perspective ofVerilog rather than emphasizing only the language aspects. )
- 2010-04-15 01:27:30下载
- 积分：1
-
ADV7513 HDMI条形显示，支持1920*1080，最高收入时钟165MHz，完整的Verilog语言实现，并且有完整的IIC驱动代码
- 2022-02-24 11:32:13下载
- 积分：1
-
Verilog模块的缓存设计
这是 ；一种缓存设计的Verilog代码，使用先进先出算法。大约2000行代码，该程序包含缓存替换算法的实现。图像规则的选择，以及所有的模拟。这个设计有很多模块。这是缓存的主要模块。
- 2022-06-27 15:58:24下载
- 积分：1
-
STOPWATCH
STOPWATCH FPGA SEVEN SEGMENT DISPLAY
- 2014-04-16 11:08:57下载
- 积分：1
-
PID
说明： 利用Verilog语言实现PID增量式控制，输出占空比(Using Verilog language to realize PID incremental control and output duty cycle)
- 2020-04-24 10:06:59下载
- 积分：1
-
锁相环设计及 fpga 实现
本文提出了基于 FPGA 用 Verilog 和其执行的锁相环设计。采用 Verilog HDL 设计了锁相环。针对采用赛灵思 ISE 12.1 模拟器用来模拟Verilog 代码。本文给出了锁相环的基本块的详细信息。在本文中，中详细描述了的锁相环实现。使用针对采用赛灵思及其仿真结果也是讨论了。它还提出了针对采用赛灵思 SPARTAN3E 锁相环设计的 FPGA 实现XC3S200 芯片，它的结果。锁相环设计 200 千赫的中心频率。的锁相环工作频率范围是设计的 189 Hz 至 215 千赫，锁系列
- 2022-09-05 14:20:03下载
- 积分：1
-
ofdm_quartus_v72
说明： OFDM的简易verilog仿真程序，环境是quartus，版本需要7.2以上(OFDM Modulation and Demodulation using Verilog in Quartus)
- 2009-08-30 21:58:25下载
- 积分：1
-
密码连接器
这是我试图实现键盘的代码，但它有一些错误，我不知道，但如果你有能力使它正确，请纠正它，并再次上传
- 2022-05-19 16:45:55下载
- 积分：1
-
dlatch触发器或锁存器的实现
应用背景用于实现多个触发器和更高的高层次的计算应用。本代码提供了仿真结果，合成结果，波形，工作代码的截图。关键技术本代码提供了仿真结果，综合结果，波形，工作代码的截图，并采用了多个触发器实现了多个触发器和更高水平的计算应用程序。
- 2022-08-13 12:56:18下载
- 积分：1
-
LBJ
SPI接口协议，将spi总线转换成为LOCALBUS总线(SPI interface protocol, the spi bus converted into LOCAL BUS bus)
- 2021-03-30 09:49:10下载
- 积分：1
