登录
首页 » VHDL » 这是“状态机设计(讲稿)”,希望对正在学VHDL的同学有帮助,谢谢!...

这是“状态机设计(讲稿)”,希望对正在学VHDL的同学有帮助,谢谢!...

于 2022-11-16 发布 文件大小:5.09 MB
0 129
下载积分: 2 下载次数: 1

代码说明:

这是“状态机设计(讲稿)”,希望对正在学VHDL的同学有帮助,谢谢!-This is the "state machine design (the script)", and I hope to learn VHDL is there to help the students, thank you!

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • DDS
    DDS的VHDL源代码,是数字QPSK调制解调中的重要组成部分。(DDS of the VHDL source code, the number of QPSK modulation and demodulation is an important part.)
    2007-12-11 16:26:33下载
    积分:1
  • 数字信号处理的FPGA实现(第4版)源码
    说明:  数字信号处理的FPGA实现(第4版)的配套源码,极具参考价值。(The source code of the realization of digital signal processing on FPGA (4th edition) is of great reference value.)
    2021-01-16 23:08:50下载
    积分:1
  • Reread-machine-program
    通过凌阳16位单片机实现复读机的应用的程序。(By Sunplus 16-bit MCU repeater application process.)
    2011-07-30 16:09:07下载
    积分:1
  • DE2_115_SD_Card_Audio_Player
    该代码实现了对SD 卡的读写操作,是一个较好的范例。(The code achieves access reading SD CARD based on DE-2,It is a good example。)
    2012-08-14 00:29:47下载
    积分:1
  • fft in dspbuilder under VHDL source code and test incentives document matl ab mo...
    fft在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过-fft in dspbuilder under VHDL source code and test incentives document matl ab model, the simulation under through modelsim
    2022-03-14 15:52:36下载
    积分:1
  • 采用Verilog HDL硬件语言设计,实现基本的公用电话计费功能,设计完整....
    采用Verilog HDL硬件语言设计,实现基本的公用电话计费功能,设计完整.-Using Verilog HDL language hardware design, the realization of the basic public telephone billing function, design integrity.
    2022-02-25 23:14:29下载
    积分:1
  • LEDWATER
    说明:  LIUSHUIDENG VHDLYUYAN XIADE SHUIDENG(LEDWATER I WRITER IT MYSILF.IT'S EASY ! YOU CAN WRITER IT,TOO)
    2017-08-31 11:17:13下载
    积分:1
  • Avt_S6LX9_MicroBoard_UCF_110127
    Avt_S6LX9_MicroBoard_UCF_110127,有关xilinx spartan6开发板的相关参考设计。(Adding Custom IP to an Embedded System, the relevant reference on xilinx design.)
    2013-07-03 11:26:20下载
    积分:1
  • 一种用于乘数的8x8的制备采用Verilog HDL语言
    一个用VerilogHDL语言编写的8X8的乘法器-a Verilog HDL language used in the preparation of the multiplier 8X8
    2023-08-11 06:05:03下载
    积分:1
  • fdivision
    在quartus平台下,并使用verillog hdl编写的时钟分频仿真(In quartus platform and use verillog hdl write clock divider simulation)
    2016-08-15 07:45:12下载
    积分:1
  • 696518资源总数
  • 106174会员总数
  • 31今日下载