-
axi_dma
在zedboard开发板上采用vivado通过AXI进行DMA数据传输(Using vivado to transfer DMA data through AXI on zedboard development board)
- 2020-12-01 20:49:25下载
- 积分：1
-
SDRAM程序控制器
本文针对如今我国视频监控的需要，设计并完成了一种基于FPGA芯片的视频监控系统。该系统使用Verilog HDL语言描述整个硬件架构，使得系统性能更为稳定，操作更为简单。该系统通过OV7670摄像头获取图像数据从CMOS图像传感器引入FPGA，并编写了总线接口以便将数据交给Nios
Ⅱ处理器处理。经过FPGA采集、
- 2022-03-13 13:47:02下载
- 积分：1
-
DDS 正弦波发生器
基于DDS的正弦波信号发生器，Quartus工程，输出频率根据clk确定，一个周期内采样256个点，输出精度为8位，未添加滤波器模块
- 2022-12-27 17:50:04下载
- 积分：1
-
8051Verilog_code
8051内核的Verilog程序实现，完成普通的单片机8051内核功能.包含综合后文件和测试文件(The 8051 kernel Verilog program complete ordinary microcontroller 8051 kernel function. Contains comprehensive post files and test files)
- 2021-04-14 21:38:54下载
- 积分：1
-
src
用verilog实现ldpc最小和译码算法(This code is for the decode of MS-algorithm based on LDPC.)
- 2018-02-27 14:13:46下载
- 积分：1
-
systolic
实现QR_RLS算法,基于fpga
的非线性功放的dpd实现(realize QR_RLS)
- 2012-02-24 10:07:34下载
- 积分：1
-
Processor Design
verylog中的处理器设计代码。
- 2022-08-19 22:15:09下载
- 积分：1
-
hulf
设计一个哈夫曼编码器
要求对一段数据序列进行哈夫曼编码，使得平均码长最短，输出各元素编码和编码后的数据序列。
① 组成序列的元素是[0-9]这10个数字，每个数字其对应的4位二进制数表示。比如5对应0101，9对应1001。
② 输入数据序列的长度为256。
③ 先输出每个元素的编码，然后输出数据序列对应的哈夫曼编码序列。(Designing a Huffman Encoder
Huffman coding is required for a data sequence to minimize the average code length and output the coded and coded data sequence of each element.
(1) The elements that make up the sequence are the 10 digits [0-9], and each digit is represented by its corresponding 4-bit binary number. For example, 5 corresponds to 0101, 9 corresponds to 1001.
(2) The length of the input data sequence is 256.
(3) First output the encoding of each element, and then output the Huffman encoding sequence corresponding to the data sequence.)
- 2019-06-19 21:49:58下载
- 积分：1
-
lpddr2
LPDDR2 SDRAM memories compliant to JEDEC JESD209-2.
- 2015-05-11 20:57:21下载
- 积分：1
-
XAPP134_SDRAM_VHDL
XAPP134 SDRAM VHDL design file
- 2011-01-19 09:57:21下载
- 积分：1
