登录
首页 » VHDL » FPGA和DSP EMIFA口接口程序。在两FPGA分布

FPGA和DSP EMIFA口接口程序。在两FPGA分布

于 2023-01-25 发布 文件大小:6.92 kB
0 160
下载积分: 2 下载次数: 2

代码说明:

FPGA与DSP的EMIFA口接口程序.在FPGA内分配了两块双BUFFER与DSP进行通信.-FPGA and DSP EMIFA mouth interface program. The FPGA distribution within the two-SUBJECT ER and DSP communication.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 电子时钟
    基于DE2-115的数字时钟 1.液晶显示,数码管显示 2.整点报时 3.闹钟 4.设置时间 5.设置闹钟(Digital clock based on DE2-115 1. LCD display, digital tube display 2. whole point 3. alarm clock 4. setting time 5. set the alarm clock)
    2021-03-06 23:39:29下载
    积分:1
  • 2位并行加法器初学者必看初步了解FPGA
    2位并行加法器初学者必看初步了解FPGA-two count
    2023-07-28 14:05:03下载
    积分:1
  • FSK_FPGA
    FSK模拟信号源,利用ISE7.1或以上环境打开。(FSK signal simulator.The project can be open in ISE7.1 or upgrade version.)
    2009-07-16 17:09:07下载
    积分:1
  • mux_16bit_sign
    16位有符号和无符号乘法器FPGA源代码(16-bit signed and unsigned multiplier FPGA source code)
    2016-05-09 21:48:03下载
    积分:1
  • responder3
    基于VHDL的多路抢答器,用LCD12864进行显示(Multiplex answering device based on VHDL is displayed with LCD12864)
    2019-06-17 15:29:31下载
    积分:1
  • count4
    这是一个基于Quartus2 开发环境的4输入加法器( 4adder basic on Quartus2)
    2013-08-04 09:45:07下载
    积分:1
  • Blazing-Fiber-grating
    闪耀光栅 有带阻滤波器作用的闪耀光纤光栅,反射角度可以控制(Blazed grating)
    2021-03-27 09:19:12下载
    积分:1
  • Verilog_HDL源码, Verilog_HDL源码
    Verilog_HDL源码, Verilog_HDL源码-Verilog_HDL source, Verilog_HDL FO
    2022-06-21 00:23:39下载
    积分:1
  • 乐曲硬件演奏电路设计的全部VHDL代码,在QuartusII环境下编译通过,已存在QuartusII项目...
    乐曲硬件演奏电路设计的全部VHDL代码,在QuartusII环境下编译通过,已存在QuartusII项目-err
    2022-02-26 18:04:41下载
    积分:1
  • atom.2007.12.tar
    Cores are generated from Confluence a modern logic design language. Confluence is a simple, yet highly expressive language that compiles into Verilog, VHDL, and C
    2008-05-12 10:13:23下载
    积分:1
  • 696516资源总数
  • 106409会员总数
  • 8今日下载