网站首页

dp_xiliux the CPLD Verilog design experiments, clock demo. code test.

于 2022-12-25 发布文件大小:78.72 kB

 0  103

下载积分: 2 下载次数: 1

我要下载

代码说明：

dp_xiliux 的 CPLD Verilog设计实验,时钟演示.代码测试通过. -dp_xiliux the CPLD Verilog design experiments, clock demo. code test.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

VHDL，verilog串并转换源程序 Xilinx公司参考资料
VHDL，verilog串并转换源程序 Xilinx公司参考资料-VHDL, verilog Series and conversion company Xilinx reference source

2023-04-26 17:40:03下载

积分：1
该文件用在CPLD上的，和C语言很接近，5位的计数器一个。
该文件用在CPLD上的，和C语言很接近，5位的计数器一个。-the documents on the CPLD, and the C language is close to that of the five counters one.

2023-04-25 23:35:03下载

积分：1
vdhl
4*4键盘设计，能运行，是我自己编译的，是初学者的工具(4* 4 keyboard design, can run my own compilation, is a tool for beginners)

2009-11-07 01:14:35下载

积分：1
32位-33M 从模式(target)PCI接口参考设计_lattice
说明： 32位/33M 从模式(target)PCI接口参考设计，Lattice提供。由于PCI时序较复杂，此设计仅能供参考(32/route from the model (target) PCI reference design, Lattice provided. Because PCI timing more complicated, and the design for reference only)

2005-10-24 19:35:04下载

积分：1
TLC7528
fpga驱动TLC7528程序，相当好用，绝对能用(FPGA PROGRAM OF TLC7528)

2011-08-17 15:19:03下载

积分：1
CAN
说明： ZYNQ中 PS 端 CAN接口的基本使用方法，并通过 CAN接口实现与 PC 端 CA N调试软件之间的数据接收和发送(The basic use method of PS end can interface in zynq, and the data receiving and sending with PC end can debugging software through can interface)

2020-04-03 16:41:52下载

积分：1
用于sopc builder添加组件用的ps/2 键盘 ipcore
用于sopc builder添加组件用的ps/2 键盘 ipcore-Sopc builder used to add components used ps/2 keyboard IPCore

2022-03-12 14:54:04下载

积分：1
fft64
verilog hdl 编写的64点fft代码，适合很多芯片(coded by verilog hdl that implement 64 point fft, suite to many core)

2020-12-12 21:19:16下载

积分：1
加法计数器的VHDL工程，程序，仿真图形
加法计数器的VHDL工程，程序，仿真图形-adder jishuqi de VHDL FANGZHEN ,CHENGXU

2022-01-25 14:28:29下载

积分：1
VGA
说明：用VERILOG编写的一个可以实现VGA显示的程序.....(Prepared using a VERILOG VGA display program can .....)

2011-03-04 12:25:21下载

积分：1

696518资源总数
105549会员总数
12今日下载

dp_xiliux the CPLD Verilog design experiments, clock demo. code test.

0 个回复

热门标签

热门下载