网站首页

dp_xiliux the CPLD Verilog design experiments, clock demo. code test.

于 2022-12-25 发布文件大小:78.72 kB

 0  150

下载积分: 2 下载次数: 1

我要下载

代码说明：

dp_xiliux 的 CPLD Verilog设计实验,时钟演示.代码测试通过. -dp_xiliux the CPLD Verilog design experiments, clock demo. code test.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

这里收录的是《VHDL基础及经典实例开发》一书中12个大型实例的源程序。为方便读者使用，介绍如下： Chapter3：schematic和vhdl文件夹，分...
这里收录的是《VHDL基础及经典实例开发》一书中12个大型实例的源程序。为方便读者使用，介绍如下： Chapter3：schematic和vhdl文件夹，分别是数字钟设计的原理图文件和VHDL程序； Chapter4：multiplier文件夹，串并乘法器设计程序（提示：先编译程序包）； Chapter5：sci文件夹，串行通信接口设计程序； Chapter6：watchdog文件夹，看门狗设计程序； Chapter7：taxi文件夹，出租车计价器设计程序； Chapter8：elevator文件夹，高层电梯控制器设计程序； Chapter9：cymometer1和cymometer2文件夹，前者是计数测频设计程序，后者是等精度测频设计程序； Chapter10：digital_lock文件夹，数字密码锁设计程序； Chapter11：I2C文件夹，I2C控制器设计程序； Chapter12：fifo文件夹，异步FIFO设计程序； Chapter13：dds文件夹，数字频率合成设计程序； Chapter14：vLA文件夹，虚拟逻辑分析仪设计程序。 -this book includes 12 detail examples of the source program

2023-04-08 00:15:03下载

积分：1
这是一个HDB3的译码器，实现从HDB3双极性码到高低电平二值序列的转化...
这是一个HDB3的译码器，实现从HDB3双极性码到高低电平二值序列的转化-This is a decoder of the HDB3, HDB3 bipolar from high-low-level code to the conversion of binary sequences

2022-03-23 10:36:34下载

积分：1
Verilog-learning-experience
初学学习verilog的经验，可以帮助新手以正确的思维方式，学习方法学习。(Verilog learning experience)

2013-09-30 09:51:04下载

积分：1
S05_example_Network
说明： vivado lwip 应用文档基于zynq 7020(vivado lwip example text of zynq)

2020-06-17 11:40:02下载

积分：1
用vhdl来实现的数字频率合成的技术，几乎很全的，所有的都有...
用vhdl来实现的数字频率合成的技术，几乎很全的，所有的都有 -Use VHDL to realize the digital frequency synthesis technology, almost the whole of, all have

2022-02-04 17:07:58下载

积分：1
GW48系统电子琴：可控制8个音节，4种音调 readme中带使用说明
GW48系统电子琴：可控制8个音节，4种音调 readme中带使用说明-GW48 system : control eight syllables, four species of taking the pitch readme use

2022-05-21 12:22:34下载

积分：1
adda
说明：基于FPGA 黑金ALINX 515的 ADDA采样模块源码（需调试）(ADDA Sampling Module Source Code Based on FPGA Heijin ALINX 515)

2020-06-20 13:00:01下载

积分：1
利用正点院子开拓者fpga实现DDS功能
说明：利用正点院子开拓者fpga实现DDS功能，实现三角波、正弦波、方波的发生。(Implementation of DDS with FPGA)

2019-08-21 09:30:18下载

积分：1
VHDL implement serial port, it can communicate with pc, it can accept and send m...
用VHDL实现串口可以实现与pc机的通信收发中断都可以效果比较好-VHDL implement serial port, it can communicate with pc, it can accept and send message, and it can be interrupted.

2022-02-11 22:49:32下载

积分：1
通信协议AHB_LITE
AHB_Lite 通信协议的FPGA Verilog 设计(AHB_Lite communication protocol Verilog design in FPGA)

2020-12-15 10:09:14下载

积分：1

696516资源总数
106571会员总数
2今日下载

dp_xiliux the CPLD Verilog design experiments, clock demo. code test.

0 个回复

热门标签

热门下载