登录
首页 » VHDL » crc循环冗余校验码,用于对传输信号进行编码校验,是信息更可靠...

crc循环冗余校验码,用于对传输信号进行编码校验,是信息更可靠...

于 2022-12-26 发布 文件大小:77.64 kB
0 148
下载积分: 2 下载次数: 1

代码说明:

crc循环冗余校验码,用于对传输信号进行编码校验,是信息更可靠-crc cyclic redundancy check code used to transmit coded signals to verify, the information is more reliable

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Digital-System
    A complete VHDL source code to 5-storey elevator
    2014-09-05 11:24:26下载
    积分:1
  • main
    完整的GMSK调制及维特比译码,程序中包括了高斯滤波器的设计,调制相位的计算,并采用了维特比译码算法解调出原始码元,最后计算了其误码率。(Complete GMSK modulation and Viterbi decoding, the program includes a Gaussian filter design, the calculation of the phase modulation, and uses the Viterbi algorithm demodulates the source element, the final calculation of the bit error rate.)
    2020-11-03 16:19:54下载
    积分:1
  • ov7670_sdram_vga_sobel
    说明:  基于OV7670采集,SDRAM缓存,sobel处理,VGA显示的工程,内有全部代码,基于QUARTUS开发板实现。 FPGA 边缘检测(Based on OV7670 acquisition, SDRAM cache, sobel processing, VGA display project, with all the code, based on QUARTUS development board. FPGA edge detection)
    2019-04-23 17:31:00下载
    积分:1
  • 关于vhdl的一些例子
    关于vhdl的一些例子-on some of the examples of VHDL
    2022-01-28 04:13:20下载
    积分:1
  • 基于CPLD的交通信号灯的实现
    基于CPLD的交通信号灯的实现,使用VHDL语言,使用不同颜色的二极管分别代表红黄绿三种信号灯。在数码管上可以分别显示倒计时。
    2022-03-12 13:41:19下载
    积分:1
  • 基于fpga的液晶驱动开发过程相关资料,用于借鉴和学习
    基于fpga的液晶驱动开发过程相关资料,用于借鉴和学习-Fpga-based LCD driver development process relevant information, for reference and learning
    2023-02-14 14:50:04下载
    积分:1
  • 基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码,其功能主要有:时间设置,时间显示,跑表,分频,日期设置,日期显示等...
    基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码,其功能主要有:时间设置,时间显示,跑表,分频,日期设置,日期显示等-FPGA-based multi-functional Digital Clock Design and Implementation of typhoons and rainstorms are detailed Verilog HDL source code, its functions include: time settings, time display, stopwatch, frequency, date setting, date display
    2022-02-12 09:36:35下载
    积分:1
  • VHDL 算术逻辑单元ALU_复旦
    我是复旦的研究生。这是用VHDL写的ALU,仿真通过,压缩包里包括了每个源代码,而且都有相应的testbench,你直接加入你的工程当中就可以进行验证。设计时。我使用Modelsim环境来编写的。
    2023-06-11 02:05:03下载
    积分:1
  • src
    说明:  实现UDP的网络传输,在PC建立UDP的服务器,向fpga的ip:192.168.0.25发送数据,实现回环通讯。(The network transmission of UDP is realized. UDP server is set up in PC, and the data is sent to IP: 192.168.0.25 of FPGA to realize loop communication.)
    2020-09-05 20:39:29下载
    积分:1
  • 小波变换去噪vhdl
    基于小波变换去噪,采用了vhdl编写,已经在和matlab上对比过,结果准确,而且大量的节约了时间,欢迎下载,可以在quartusii中查看RTL电路,可以在modesim中仿真出结果
    2022-02-20 11:22:37下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载