-
VHDL硬件描述语言与数字逻辑电路设计,学习VHDL的好资料
VHDL硬件描述语言与数字逻辑电路设计,学习VHDL的好资料-VHDL hardware description language and digital logic circuit design, VHDL learning good information
- 2022-11-11 07:30:07下载
- 积分：1
-
USB+FPGA电路设计原理图，实际的电路板运行正常，很有参考意义。...
USB+FPGA电路设计原理图，实际的电路板运行正常，很有参考意义。-usb_sch
- 2022-02-06 23:19:44下载
- 积分：1
-
clk_generator
时钟分频代码，PWM产生 RTL 源代码。(clock divider，PWM generator RTL Source Code)
- 2013-08-18 09:29:42下载
- 积分：1
-
Advanced FPGA
Design
Architecture, Implementation,
and Optimization
Advanced FPGA
Design
Architecture, Implementation,
and Optimization
- 2022-02-05 23:31:15下载
- 积分：1
-
testbench.sv
RS 编码和解码Verilog Code, 实现了RS（544,514)的编码和译码；(-RS Coding and Decoding Verilog code， implement RS（544,514))
- 2016-09-25 16:05:54下载
- 积分：1
-
使用从Digilent Spartan3E板VGA接口。LabVIEW VI
VGA interface using Spartan3E board from DIGILENT.Labview .vi
- 2023-02-15 00:10:04下载
- 积分：1
-
FM
说明： 使用Verilog HDL ，FM调制信号。(Using Verilog, HDL, and FM modulation signals.)
- 2017-10-09 22:35:11下载
- 积分：1
-
用vhdl语言 来实现 四位并行加法器的功能 是本科生的必学内容...
用vhdl语言 来实现 四位并行加法器的功能 是本科生的必学内容-Using VHDL language to realize four parallel adder function is a must for learning the content of undergraduate
- 2022-05-12 13:50:07下载
- 积分：1
-
65位FIR数字滤波器的设计~~其中有通过仿真得出得数据 ~可以通过数据输入完成滤波实验~对数字滤波器得整个算法进行了分析包括输入分组相加 然后相乘得过程...
65位FIR数字滤波器的设计~~其中有通过仿真得出得数据 ~可以通过数据输入完成滤波实验~对数字滤波器得整个算法进行了分析包括输入分组相加 然后相乘得过程-65 FIR digital filter design ~ ~ with simulation data to come in through the importation of data from experiments completed filtering of the digital filter in the whole algorithm analysis including input a sum then multiply in the process
- 2022-01-30 18:45:51下载
- 积分：1
-
fft
FPGA实现FFT算法的源代码及工程文件，此工程为ISE工程项目。有详细的说明，可以运行。(FPGA Implementation of FFT algorithm source code and project files, this works for the ISE project. There are detailed instructions, you can run.)
- 2013-10-12 17:21:32下载
- 积分：1
