登录
首页 » VHDL » Verilog 编写的IP核,512K的16位SRAM

Verilog 编写的IP核,512K的16位SRAM

于 2023-01-13 发布 文件大小:11.26 kB
0 165
下载积分: 2 下载次数: 1

代码说明:

Verilog 编写的IP核,512K的16位SRAM-Written in Verilog IP core, 512K 16-bit SRAM

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • a lot of examples and test code, useful for beginners, it is easy to get started
    有很多例子及测试代码,对初学者很有帮助,很容易上手-a lot of examples and test code, useful for beginners, it is easy to get started
    2022-02-02 14:25:45下载
    积分:1
  • 2022-01-31 01:25:48下载
    积分:1
  • Chapter06
    cvery high compatibles for quartus
    2010-06-10 11:39:28下载
    积分:1
  • dds(1)
    基于DDS的信号发生器设计。DDS,FPGA,Verilog。(Design of signal generator based on DDS.DDS,FPGA,Verilog.)
    2017-07-11 16:36:38下载
    积分:1
  • 并串转换模块,内含有另个.vhd文件。一个是自己写的比较简单 另一个是参考的。...
    并串转换模块,内含有另个.vhd文件。一个是自己写的比较简单 另一个是参考的。-And the string conversion module, which contains another one. Vhd file. One is its relatively simple to write the other is the reference.
    2022-01-25 21:05:32下载
    积分:1
  • help_lib
    1.JESD204B协议 2.Xilinx的JESD204B phy 核手册 3.Xilinx的JESD204B rx_tx 核手册7.1 4.Xilinx的JESD204B rx_tx 核手册7.2 5.verilog实现串口发送(1.JESD204B protocol 2.Xilinx JESD204B PHY core manual 3.Xilinx JESD204B rx_tx core manual 7.1 4.Xilinx JESD204B rx_tx core manual 7.2 5.verilog to achieve serial transmission)
    2017-11-15 16:09:22下载
    积分:1
  • 使用FPGA的FIFO,状态机,乒乓操作等实现了异步UART。
    使用FPGA的FIFO,状态机,乒乓操作等实现了异步UART。-The use of FPGA-FIFO, state machine, ping-pong operation to achieve the asynchronous UART.
    2022-12-07 20:00:03下载
    积分:1
  • demo_as32ttl1w
    可以获取各种字符,并在数码管显示出来,非常的靠谱且稳定(Various characters can be acquired and displayed on the digital tube.)
    2020-06-16 15:00:02下载
    积分:1
  • tdc
    线性伸展TDC的verilog,包含门级网表(TDC linear stretch of verilog, includes gate-level netlist)
    2021-01-04 18:58:55下载
    积分:1
  • 3g-sdi
    3g-sdi驱动器,用于全高清视频FPGA解决方案(3g-sdi driver)
    2013-08-06 21:59:37下载
    积分:1
  • 696518资源总数
  • 106174会员总数
  • 31今日下载