登录
首页 » VHDL » OFDM信道估计的LS算法的FPGA实现

OFDM信道估计的LS算法的FPGA实现

于 2023-02-25 发布 文件大小:6.35 kB
0 139
下载积分: 2 下载次数: 2

代码说明:

本程序用于实现OFDM信道估计的LS算法的硬件仿真,基于FPGA开发的VHDL编写,给出了各模块的仿真波形图,供大家交流参考。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 使用正弦波Modelsim仿真生成程序
    用modelsim仿真一个正弦波产生程序-modelsim simulation using a sine wave generated procedures
    2022-08-20 03:57:11下载
    积分:1
  • 在altera DE2 的开发板上采集图像,到lcd显示的原程序 。
    在altera DE2 的开发板上采集图像,到lcd显示的原程序 。-In altera DE2 development board collecting images, lcd display to the original procedure.
    2022-06-20 13:14:46下载
    积分:1
  • A VEILOG HDL procedures, can be applied directly,
    一个VEILOG HDL程序,可以直接应用,-A VEILOG HDL procedures, can be applied directly,
    2023-02-01 17:30:03下载
    积分:1
  • yiweijicunq
    说明:  16位右移位寄存器 下面描述的是一个位宽为16位的右移位寄存器,实际具有环形移位的功能,是在右移位寄存器的基础上将最低位的输出端接到最高位的输入端构成的。其功能为当时钟上升沿到达时,输入信号的最低位移位到最高位,其余各位依次向右移动一位。(16-bit right shift register The following description is a right shift register with a bit width of 16 bits. It actually has the function of circular shift. It is based on the right shift register, which connects the lowest bit output terminal to the highest bit input terminal. Its function is that when the rising edge of the clock arrives, the lowest displacement of the input signal reaches the highest position, and the rest of you move one bit to the right in turn.)
    2020-08-18 09:58:21下载
    积分:1
  • VER_I2C_EEPROM
    EEPROM 的verilog仿真模型(cat24cxx系列)(verilog simulition Model of EEPROM,include cat24cxx)
    2016-10-15 11:37:50下载
    积分:1
  • fftverilog
    关于FFT实现的Verilog代码,(FFT realize on the Verilog code,)
    2008-02-28 14:02:22下载
    积分:1
  • 点阵汉字显示的VHDL原程序.综合实验课程的程序,完全可以用的 希望大家支持啊...
    点阵汉字显示的VHDL原程序.综合实验课程的程序,完全可以用的 希望大家支持啊-Dot-matrix characters shown in the original VHDL program. Comprehensive experimental program procedures, can be used to hope you will support the ah
    2022-03-25 16:49:49下载
    积分:1
  • 2022-09-30 22:40:03下载
    积分:1
  • s
    说明:  反应力测试 利用图片的变换根据用户点击的反应时间判断(Reaction force measurement using the picture of the transformation reaction time based on user clicks judgment)
    2013-06-02 20:59:41下载
    积分:1
  • 计数器 0 到 9999
    本程序显示在 BCD display 数从 0 到 9999.This 程序进行了智能 2 FPGA 板。
    2022-05-08 02:50:35下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载