-
fault
fault minimization using genetic algorithm
- 2013-11-19 20:05:06下载
- 积分：1
-
美国人写的各种类型的fpag设计指导，非常详细的介绍了从fpga的型号，结构，实现，编程，等各个方面的要点。...
美国人写的各种类型的fpag设计指导，非常详细的介绍了从fpga的型号，结构，实现，编程，等各个方面的要点。-Written by Americans of all types of fpag design guide, very detailed introduction from the FPGA models, structure, realize, programming, and other aspects of the main points.
- 2023-03-16 13:55:04下载
- 积分：1
-
设计并制作一个14键单音电子琴预先存入一些曲谱电路在4Hz的时钟控制下自动播放
通过220V电源适配器给电路提供工作电源...
设计并制作一个14键单音电子琴预先存入一些曲谱电路在4Hz的时钟控制下自动播放
通过220V电源适配器给电路提供工作电源-Design and production of a 14-key electric piano tone into a number of music scores advance in 4Hz clock circuit under the control of automatic play through 220V power adapter to provide power to the circuit
- 2022-02-12 16:37:51下载
- 积分：1
-
眼电图形刺激器设计
完成黑白全屏半屏棋盘格、红绿全屏半屏竖条栅、蓝绿全屏半屏横条栅六种图形格式之间的循环转换，用FPGA实现VGA显示。 设计方案的顶层文件需有几个模块构成：锁相环模块，分频定时模块，时序控制模块和显示模块。每个模块首先用VHDL语言 完成实现并仿真，再生成模块放在顶层的block文件中。锁相环模块作用是把硬件实验板的50MHz转换为适用于VGA800*600 的40MHz时钟；定时模块定时5秒，每5秒转换一种图形显示方式；时序控制模块用于扫描及消隐，使能够正常显示；显示模块 用于显示。各模块正确连线、定义引脚和仿真后，可以下载到FPGA中，连接显示器来显示，六种图形方案每5秒转换，循环。
- 2022-01-22 08:35:40下载
- 积分：1
-
VHDL语言实现时钟程序，用fpga开发板试过后，能够执行
VHDL语言实现时钟程序，用fpga开发板试过后，能够执行-VHDL Pang Sung-wife of mother
- 2022-05-27 01:05:27下载
- 积分：1
-
xspUSB
关于usb调试相关测试 代码，用于测试和适配等(usb coding for testing , verigy, for studing usb and fpga)
- 2020-06-22 23:00:01下载
- 积分：1
-
18B20PLCD
温度液晶显示演示程序
LCD数据线：P0口
LCD控制线：RS P20 RW P21 E P22 BUSY P07
18B20端口DQ ：P27
(Temperature of liquid crystal display demo
Data line: P0 LCD
LCD RS P20 RW P21 control line: E P22 BUSY P07
18B20 DQ : P27 port
)
- 2011-12-03 23:04:34下载
- 积分：1
-
I2C_read
说明： I2C读程序，通过状态机描叙,仿真达到要求(I2C Reading, depicts through the state machine, called Simulation)
- 2006-04-07 15:51:19下载
- 积分：1
-
RTC
verilog编写的RTC（实时时钟）包含APB总线接口、时钟计时部分等(verilog prepared by the RTC (real time clock) contains APB bus interface, clock time some other)
- 2009-12-19 23:51:50下载
- 积分：1
-
pi_n
piiii jeirafjorjg knfojojr lajfpopazf
- 2012-05-20 20:42:09下载
- 积分：1
