-
testbench
说明： altera 最新的CYCLONE IV的pci-e核的testbench，VHDL源程序。(altera latest CYCLONE IV of the pci-e core testbench, VHDL source code.)
- 2010-04-22 10:20:24下载
- 积分：1
-
Tutorial.tar
zedboard partial reconfiguration tutorial
- 2015-04-08 01:32:35下载
- 积分：1
-
四位抢答器
设计一个可容纳四组参赛的数字式抢答器，每组设一个按钮供抢答使用。抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用；设置一个主持人“复位”按钮，主持人复位后，开始抢答，第一答对一次加1分，答错一次减1分
- 2022-03-26 08:47:21下载
- 积分：1
-
multifreqvhdl
说明： 资料是本人根据相关文献资料用vhdl语言编写的旋转机械鉴相信号倍频的程序，multifre1.vhd是倍频程序，multifre1.vwf是仿真波形文件，stp1.stp是虚拟逻辑分析仪signaltap文件。该倍频程序可以直接使用，可以设置倍频数，修改实体参数N即可。(According to the literature data is the information I have written in with vhdl Rotating Machinery Kam believe that the procedure multiplier number, multifre1.vhd is the multiplier process, multifre1.vwf is the simulation waveform files, stp1.stp a virtual logic analyzer signaltap file. The multiplier process can be used directly, you can set the multiplier number, modify the parameter N can be solid.)
- 2010-04-26 16:05:18下载
- 积分：1
-
top-dac
Control with DAC conversion
- 2011-11-13 19:06:22下载
- 积分：1
-
USB1.1 IP核心控制设备，用硬件描述语言…
usb1.1的设备控制器IP核，是用verilog硬件描述语言写的-USB1.1 IP core for device control, written with hardware describing language of Verilog.
- 2022-01-30 21:54:55下载
- 积分：1
-
VERILOG HDL 实际工控项目源码
开发工具 altera quartus2
VERILOG HDL 实际工控项目源码
开发工具 altera quartus2-verilog HDL actual industrial projects source development tools altera quartus2
- 2022-02-07 05:53:32下载
- 积分：1
-
dianti
实现电梯的相关控制系统，在开发板EGO1上实现，数码管显示相关的楼层和状态(dianti in verilog)
- 2020-12-26 10:59:03下载
- 积分：1
-
IIC controller for Sopc Builder
IIC控制器 for Sopc Builder-IIC controller for Sopc Builder
- 2022-05-21 02:21:43下载
- 积分：1
-
串口模块程序，可以实现串行发送和接收功能，比特率可以不断调整，数据的长度是可以改变的...
串口模块程序，可以实现串行发送和接收功能，比特率可以不断调整，数据的长度是可以改变的-Serial port module program, you can achieve the serial send and receive functions, and bit rate can be continuously adjusted, the data length can be changed
- 2022-11-12 23:30:03下载
- 积分：1
