登录
首页 » VHDL » 基于CPLD的38译码器程序设计

基于CPLD的38译码器程序设计

于 2023-03-14 发布 文件大小:127.93 kB
0 139
下载积分: 2 下载次数: 1

代码说明:

基于CPLD的38译码器程序设计,使用VHDL语言编程,38译码器显示在数码管上。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 通信基带信号发生器的设计,采用单片机输入频率和波形,在FPGA中实现频率和波形生成...
    通信基带信号发生器的设计,采用单片机输入频率和波形,在FPGA中实现频率和波形生成-Communications base-band signal generator design, the use of single-chip input frequency and waveform, in the FPGA to achieve the frequency and waveform generation
    2022-03-14 12:44:53下载
    积分:1
  • count1000
    该计数器可以实现从0到1000的技术,程序简练执行效率高(counter1000)
    2009-05-07 00:27:29下载
    积分:1
  • usbFPGAconnect
    该例程是PC机通过FX2-CY7C68013-A的USB2.0控制芯片与FPGA实现通信。其中的工程和代码包括PC机上的USB固件程序、驱动程序、上位机程序,FPGA上的VERILOG通信程序。(The routine is a PC, through the FX2-CY7C68013-A of the USB2.0 controller chip and the FPGA to achieve communication. One of the projects and code, including PC, the USB firmware, drivers, FPGA' s Communication Program)
    2021-04-08 15:19:00下载
    积分:1
  • 用VHDL langhantdma
    用VHDL语言实现TDMA编码,简单,明了。看标注就可以看懂-use vhdl langhanTDMA
    2022-01-30 18:52:37下载
    积分:1
  • Verilog_add_div_multi_exp
    使用verilog写的32位浮点数加法模块、浮点数乘法模块、浮点数除法模块、浮点数指数模块。指数模块是综合前面三个例化成泰勒级数求指数,迭代次数(可设置)决定了精度。(Use verilog write 32-bit floating-point addition module, floating-point multiplication module, floating-point division module, the floating point number index module.Index module is a comprehensive index of the front three cases into Taylor series for calculating index, the number of iterations can be set to determine the precision)
    2020-12-18 09:49:10下载
    积分:1
  • 24秒倒计时系统(有跑马灯) 利用CPLD
    24秒倒计时系统(有跑马灯) 利用CPLD-24 seconds remaining systems (5,250) using CPLD
    2022-03-26 05:51:13下载
    积分:1
  • xilinx原语的使用方法
    说明:  Xilinx原语的使用介绍,特别全面,希望对大家有所帮助,(Introduction to the use of Xilinx primitives, particularly comprehensive,I hope it will be helpful to you all.)
    2019-04-16 22:50:07下载
    积分:1
  • lbs_fpga_upld
    利用FPGA实现与powerpc的localbus数据接口代码。用verilog实现(localbus interface with PowerPC using Verilog)
    2020-11-25 22:59:38下载
    积分:1
  • FPGA-design-of-wavelet-filter
    基于Verilog的小波滤波器程序设计的总结文档。(Verilog based wavelet filter program design summary document.)
    2016-03-09 11:19:24下载
    积分:1
  • 简易数字信号分析仪(眼图)
    采用VHDL语言编写,此题为全国大学生电子设计竞赛题目,产生一个伪随机信号,并用时钟提取模块提取时钟,最终能在示波器上获得眼图,验证实验结果。此程序已经经过本人亲自验证,完全可用,可用于电赛培训之中。
    2022-07-22 14:59:00下载
    积分:1
  • 696516资源总数
  • 106459会员总数
  • 0今日下载