网站首页

登录

全数字锁相环的verilog源代码

于 2023-04-30 发布文件大小:119.90 kB

 0  140

下载积分: 2 下载次数: 1

我要下载

代码说明：

全数字锁相环的verilog源代码-全数字锁相环的verilog源代码

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

fft
运用matlab实现fft变换，用于地震资料频谱分析！(FFT transform)

2013-09-01 16:41:57下载

积分：1
USART
基于USART的ARM与FPGA通信实验(Based on the ARM and FPGA communication experiment of USART )

2017-04-15 16:58:30下载

积分：1
filter
说明： A low pass filter module based on FPGA, easy to transplant

2020-05-04 10:21:42下载

积分：1
BOOTH
基于BOOTH的32位快速乘法器的设计源码-BOOTH-based 32-bit fast multiplier design source

2022-02-16 09:50:44下载

积分：1
基于MAX2运用Quartus实现串口通信
基于MAX2运用Quartus实现串口通信-MAX2-based use of Quartus Serial Communication

2022-04-09 03:43:20下载

积分：1
VHDL项目设置：FLV
vhdl项目设置： flv的 -VHDL Project Settings: flv

2022-07-18 14:46:43下载

积分：1
veilog code user can derict use it for the base mode.
veilog 代码用户可以直接调用，作为底层模块。同时已经编译成功，可以作为基本单元库。-veilog code user can derict use it for the base mode.

2023-08-09 02:40:03下载

积分：1
UART VHDL Quartus
uart的vhdl实现，包含完整quartus工程文件，相信会有较大帮助-uart vhdl quartus

2022-03-13 00:29:53下载

积分：1
fpga--lpass
基于FPGA的数字低通滤波器。。。。。(FPGA-based digital low-pass filter。。。。。)

2021-04-24 08:28:47下载

积分：1
AM-modulated-learning-ladder
AM modulated learning ladder

2015-07-15 09:42:45下载

积分：1

696516资源总数
106783会员总数
25今日下载