网站首页

用verilog HDL语言，通过一个4位移位寄存器实现一个信号转化为HDB3码并进行测试...

于 2023-05-23 发布文件大小:940.00 B

 0  114

下载积分: 2 下载次数: 1

我要下载

代码说明：

用verilog HDL语言，通过一个4位移位寄存器实现一个信号转化为HDB3码并进行测试 -Using verilog HDL language, through a 4-bit shift register realization of a signal into HDB3 code and test

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

VHDL与源代码包
VHDL与源代码包-and VHDL source code

2022-04-27 02:45:55下载

积分：1
S03_基于ZYNQ的DMA与VDMA的应用开发
VIVADO dma以及vdma 使用文档基于ZYNQ 7020(vivado DMA&VDMA example text of zynq)

2020-06-17 11:40:02下载

积分：1
source
说明： altera fpga 实现fft，用fft IP核，有matlab仿真代码(Altera FPGA implementation of FFT, FFT IP core, matlab simulation code)

2020-12-18 20:29:11下载

积分：1
8位深，9位宽FIFO VHDL源码设计，如需改进可在此基础上扩展
8位深，9位宽FIFO VHDL源码设计，如需改进可在此基础上扩展-8 deep, 9-bit wide FIFO VHDL source design, for improving on this basis can be extended

2023-06-13 12:25:03下载

积分：1
VHDL_modelling_guidelines是vhdl建模开发的指导资料
VHDL_modelling_guidelines是vhdl建模开发的指导资料-VHDL modeling VHDL_modelling_guidelines is guiding the development of information

2022-03-12 23:37:10下载

积分：1
c4gx_f896_host_ddr2a_odt
ALTERA PCIE FPGA开发板（EP4C平台）DDR2内存测试代码(ALTERA PCIE FPGA development board (EP4C platform) DDR2 memory test code)

2011-09-07 11:57:21下载

积分：1
利用VHDL语言实现8位到32位的双向数据转换
利用VHDL语言实现8位到32位的双向数据转换-use VHDL 8-32 two-way data conversion

2022-03-23 16:58:55下载

积分：1
matlab
matlab file for image contrast..

2010-08-18 03:02:21下载

积分：1
CfgDDS_9910
dds ad9910配置的verilog hdl程序，模块化设计，输入待配置的数据，字长，启动信号，即可自动产生时序，完成一次配置，模块还有done握手信号，方便用户调用时，反复多次配置。(dds ad9910 configuration verilog hdl program, modular design, the input data to be configured, word length, the start signal, the timing can be automatically generated, complete a configuration, the module has done handshake, user-friendly call, repeatedly configuration .)

2015-04-21 22:03:50下载

积分：1
ps2_mouse
ps2 mouse controller

2008-09-27 21:29:42下载

积分：1

696516资源总数
106571会员总数
2今日下载

用verilog HDL语言，通过一个4位移位寄存器实现一个信号转化为HDB3码并进行测试...

0 个回复

热门标签

热门下载