-
用VHDL实现十六位移位乘法器 才有移位相加法来实现
用VHDL实现十六位移位乘法器 才有移位相加法来实现-Use VHDL to achieve 16-bit shift multiplier shift only the sum of law to achieve
- 2022-04-17 17:23:11下载
- 积分：1
-
taxi
出租车的计费功能的实现,计量模块、计费模块、控制模块、译码模块。(taxi fee)
- 2010-01-16 22:25:33下载
- 积分：1
-
Classic_Manual_Verilog_programming_language
Verilog编程语言经典手册Classic Manual Verilog programming language(Verilog programming language classic manual Classic Manual Verilog programming language)
- 2010-07-30 09:31:49下载
- 积分：1
-
ds1820
基于FPGA的温度控制系统 VHDL 数码管显示温度 ds1820 温度报警(The temperature control system based on FPGA VHDL digital display temperature ds1820 temperature alarm)
- 2015-01-06 14:08:43下载
- 积分：1
-
Convolutional code encoder and Viterbi decoding to achieve
卷积码编码及其Viterbi译码的实现-Convolutional code encoder and Viterbi decoding to achieve
- 2022-01-28 03:11:57下载
- 积分：1
-
LMS算法FPGA仿真
自适应滤波器算法LMS ，的FPGA实现，采用VERILOG实现。(LMS, an adaptive filter algorithm, is implemented on FPGA and VERILOG.)
- 2020-06-24 01:00:02下载
- 积分：1
-
digital_clock
数字钟通过verilog实现，并且支持Modelsim仿真，通过实验验证(The digital clock is implemented by Verilog and supports Modelsim simulation)
- 2020-06-18 05:00:02下载
- 积分：1
-
VHDL 加法器
这个程序是 用于两个浮点数字加法器使用 VHDL 语言。
- 2022-02-06 15:47:18下载
- 积分：1
-
一个快速和简单的斯巴达教程3
A quick and simple Spartan 3 tutorial
- 2023-03-19 05:05:04下载
- 积分：1
-
fifo_rs232
从FIFO到到RS232的实现，用于接收和缓存数据(TripAdvisor RS232 FIFO implementation for receiving data and cache)
- 2016-08-26 13:57:23下载
- 积分：1
