登录
首页 » VHDL » 利用VHDL语言实现8位到32位的双向数据转换

利用VHDL语言实现8位到32位的双向数据转换

于 2022-03-23 发布 文件大小:916.00 B
0 111
下载积分: 2 下载次数: 1

代码说明:

利用VHDL语言实现8位到32位的双向数据转换-use VHDL 8-32 two-way data conversion

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • alu
    this is the vhdl code for the arithmetic logic unit.enjoy!
    2013-08-22 18:51:35下载
    积分:1
  • Xilinx_2018_Licenses_Downloadly.ir
    Xilinx Licenses 2018
    2020-06-25 08:20:01下载
    积分:1
  • uart串行口,用Verilog编写的.供大家参考
    uart串行口,用Verilog编写的.供大家参考-uart serial port, using Verilog prepared. For your reference
    2022-07-17 22:14:09下载
    积分:1
  • telephone-cost-metering
    该程序用来实现电话计时以算取费用,比较简单(telephone cost metering verilog code)
    2013-11-03 19:45:00下载
    积分:1
  • adc
    采用quartus的数模转换模块,RTL电路图(DAC module, RTL circuit diagram)
    2018-08-27 11:09:01下载
    积分:1
  • verilog_median_filter
    图像处理的中值滤波器,使用verilog开发环境编程实现。(Verilog development environment programming median filter)
    2016-01-24 16:54:32下载
    积分:1
  • multiply_8_VHDL
    由8 位加法器构成的以时序方式设计的8 位乘法器,采用逐项移位相加的方 法来实现相乘的VHDL程序代码。包含几个小模块和一个顶层设计文件,运行可用。(an 8 bit multiplier combined with 8 bit adder using a design by way of timing,and it use a way of Itemized shift to implement the multiply.It include some little module and a top level design document.)
    2014-04-11 16:58:04下载
    积分:1
  • 附件 介绍了如何 使用compxlib命令编译Xilinx的ModelSim仿真库,创建这个仿真库对ISE调用modelsim是必不可少的一步,该法完全自动化,...
    附件 介绍了如何 使用compxlib命令编译Xilinx的ModelSim仿真库,创建这个仿真库对ISE调用modelsim是必不可少的一步,该法完全自动化,免去繁杂的手动操作,是创建这个仿真库最简洁的方法之一-Annex compxlib introduce how to use Xilinx
    2022-03-15 17:10:01下载
    积分:1
  • tAtan2Cordic
    是codic算法实现atan的C程序,包括定点和浮点程序,已经通过验证。(Atan is codic algorithm of C procedures, including fixed-point and floating-point procedures, has been validated.)
    2021-02-04 09:59:58下载
    积分:1
  • ROM建立平方电路
    A ROM to build a squaring circuit
    2022-08-07 16:45:22下载
    积分:1
  • 696518资源总数
  • 105901会员总数
  • 40今日下载