-
CAN总线开发代码 can-sja1000
CAN总线开发代码，FPGA与sja1000通信，可实现CAN的接收和发送。(The FPGA and the sja1000 CAN bus development code, communication, which CAN realize the CAN send and receive.)
- 2021-04-14 17:08:55下载
- 积分：1
-
Verilog数字系统设计教程(第二版) 夏宇闻
说明： Verilog数字系统设计教程(第二版) 夏宇闻(Verilog Digital System Design Course (2nd Edition) Xia Yuwen)
- 2020-06-20 18:40:02下载
- 积分：1
-
MIL-STD-1553B代码
FPGA实现1553B编解码器功能 Verilog语言(FPGA implementation of 1553B codec function, Verilog language)
- 2020-12-04 16:29:25下载
- 积分：1
-
DDS FPGA开发下的verilog源代码
DDS_AD9854_for FPGA ,FPGA开发下的verilog源代码，信号发生器(DDS_AD9854_for FPGA, verilog source code, signal generator.)
- 2013-01-14 00:13:36下载
- 积分：1
-
基于FPGA可触控卫星信道模拟器的设计与实现
卫星信道模拟器能够模拟卫星信道的传播特性，用于设备的通信调试，节
约研发成本。目前，很多卫星信道模拟器在参数设置上存在问题：有的参数难
以调节；有的采用上位机进行参数设置，通过上位机设置参数需要连接电脑，
适应性差。针对上述问题提出了一种基于FPGA可触控卫星信道模拟器，FPGA
作为算法实现和控制单元，通过控制触摸屏方便快捷的实现参数设置。(Literature of Satellite Channel Simulation Based on FPGA)
- 2020-12-10 20:59:20下载
- 积分：1
-
先进的高性能总线协议
AHB 建兴协议先进的单片机总线体系结构 （AMBA） 用作系统上芯片 （SoC） 设计的片上总线。自成立以来，AMBA 的范围已经远远超出微控制器设备与现在广泛应用于 ASIC 范围和 SoC 部分包括应用程序处理器在现代便携式移动设备中使用 likesmartphones。AMBA 是 [1] 的手臂有限公司的注册的商标，是一个开放的标准，片上互连线的连接和系统在芯片 (SoC) 中的功能块管理规范。它促进权利首次开发的多处理器设计，控制器和外围设备的数目很大。AMBA 介绍了 ARM 公司于 1996 年。第一次的 AMBA 总线是先进的系统总线 （ASB） 和先进的外设总线 （APB）。在其第二版，AMBA 2 手臂添加 AMBA 高性能总线 （AHB），是一种单一的时钟边沿协议。2003 年，ARM 推出第三代，AMBA 3，包括 AXI 达到甚至更高性能互连和高级跟踪总线 (ATB) 作为 CoreSight 片上调试和跟踪解决方案的一部分。在 2010 年的 AMBA 4 规格介绍了入手 AMBA 4 AXI4，然后在 2011 年 [2] 扩展系统广泛凝聚与 AMBA 4 ACE。在 2013 年 [3] 的 AMBA 5 志 （相干集线器接口） 规范介绍了，与重新设计的高速传输层和功能，旨在减少交通拥堵。
- 2022-03-22 23:53:05下载
- 积分：1
-
罗密欧与朱丽叶
此代码显示的颜色，它需要与 GPIO 连接。希望你喜欢它。它不是我的工作。
- 2023-01-14 00:00:05下载
- 积分：1
-
DDS_Power
FPGA上的VERILOG语言编程。通过查找表实现直接数字频率合成。在主控部分通过键盘选择正弦波，方波，三角波，斜波，以及四种波形的任意两种的叠加，以及四种波形的叠加；通过控制频率控制字C的大小，以控制输出波形频率，实现1Hz的微调；通过地址变换实现波形相位256级可调；通过DAC0832使波形幅值256级可调；通过FPGA内部RAM实现波形存储回放；并实现了每秒100HZ扫频。(FPGA on the verilog language programming. Lookup table through direct digital frequency synthesis. In part through the control of the keyboard to choose sine, square, triangle wave, sloping wave, and four arbitrary waveform two superposed and the stack of four waveform; by controlling the frequency control word on the size, in order to control the output waveform frequency, 1 Hz to achieve the fine-tuning; Address transform through waveform phase adjustable 256; DAC0832 so through waveform amplitude adjustable 256; FPGA through internal RAM to the waveform storage intervals; and achieve a 100 per second sweep 9999.)
- 2007-04-17 23:43:32下载
- 积分：1
-
lesson1
eda的入门学习课件，老师不错，内容页挺好的(eda learning files)
- 2012-12-14 22:39:31下载
- 积分：1
-
卡内基梅陇大学verilog课程讲义-unlocked
verilog讲义
卡内基梅陇大学verilog课程讲义-unlocked
卡内基梅陇大学verilog课程讲义-unlocked(Verilog Course Lectures at Carnegie Mellon, University Verilog Course Lectures at Carnegie Mellon University Verilog Course Lectures at Carnegie Mellon University)
- 2020-06-20 18:00:02下载
- 积分：1
