登录
首页 » VHDL » vhdl um teste com muita coisa interessante ae pra ver

vhdl um teste com muita coisa interessante ae pra ver

于 2023-07-05 发布 文件大小:136.72 kB
0 152
下载积分: 2 下载次数: 1

代码说明:

vhdl um teste com muita coisa interessante ae pra ver

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • sdram_epm570_uart
    基于CPLD芯片EPM570的verilog hdl串口程序(the UART verilog hdl code based on CPLD chip-- EPM570)
    2014-06-03 20:27:45下载
    积分:1
  • 高阶矩阵奇异值分解的FPGA实现方法svd_fpga
    一种计算高阶矩阵奇异值分解的FPGA实现方法。(A high-end computing matrix singular value decomposition of the FPGA realization method.)
    2020-07-07 12:28:57下载
    积分:1
  • pdf
    说明:  一种基于FPGA的调频连续波方位向多通道 FMCW SAR的实时成像信号处理方法及FPGA,包 括:步骤一、计算重构矩阵;步骤二、重构方位向 多通道数据,包括:步骤2 .1、对各个通道的回波 数据沿方位向分别间隔补零,并进行方位向傅里 叶变换;步骤2 .2、将方位向傅里叶变换之后各个 通道方位向相同位置的点组合为一个向量并与 重构矩阵相乘,得到重构完成的方位向数据;(An azimuth multichannel FMCW based on FPGA FMCW SAR real-time imaging signal processing method and FPGA, package Including: Step 1: calculate the reconstruction matrix; step 2: reconstruct the orientation Multichannel data, including: step 2.1, echo of each channel The data is compensated with zero along the azimuth direction respectively, and the azimuth Fourier is carried out Step 2.2, after the azimuth Fourier transform The points of the same position in the channel azimuth are combined into a vector and are connected withThe reconstruction matrix is multiplied to get the reconstructed azimuth data Step 2.3. Repeat step 2.3 for the data of different distance gates)
    2020-02-07 19:47:41下载
    积分:1
  • cordic
    基于VHDL语言编写,可下载到FPGA板子上实现的cordic算法实现的设计,并用该算法实现sin和cos的计算,计算结果显示在数码显示管上,已包含按键防抖动功能的实现。(Based on VHDL language, can be downloaded to the the cordic algorithm implemented in the FPGA board to achieve the design and calculation of sin and cos using this algorithm, the results displayed on the digital display tube is included on the function of the realization of the button shake.)
    2013-03-21 16:52:41下载
    积分:1
  • 使用VHDL语言编程,烧录在芯片运行的倒数5秒响4声短铃最后一声长音的数字钟...
    使用VHDL语言编程,烧录在芯片运行的倒数5秒响4声短铃最后一声长音的数字钟-The use of VHDL language programming, burn in the chip to run the last 5 seconds short bell ring 4 final say sound a long tone of digital clock
    2022-06-20 16:23:08下载
    积分:1
  • DualPortRAM
    此程序是Verilog HDL语言读写RAM的程序希望大家有用(This is Verilog HDL Promang)
    2020-10-29 21:19:57下载
    积分:1
  • 基于Basys3的贪吃蛇小游戏
    说明:  基于Basy3的贪吃蛇小游戏,实现了相关功能。(Snake Eating Game Based on Basy3)
    2021-03-10 20:39:26下载
    积分:1
  • (Oxford)-Computer-Arithmetic--Algorithms-a-Hardwa
    Computer Arithmetic (press 2000)
    2012-01-27 09:45:29下载
    积分:1
  • 一个简单的移位寄存器。VHDL语言的,或许会对你有所帮助!
    一个简单的移位寄存器。VHDL语言的,或许会对你有所帮助!-A simple shift register. VHDL language, and perhaps will help you!
    2023-07-05 13:15:03下载
    积分:1
  • VHDL,схемапроцессора,созданиесвоегоустройства
    应用背景Нарисунке1показанацифроваясистема,котораясостоитизнескольких9разрядныхрегистров,мультиплексора,блокасуммирования-вычитанияиблокуправления(конечныйавтомат)。Данныепоступаютвсистемучерез9разрядныйвходДин。Этиданныемогутбытьзагруженычерезмультиплексорвразличныерегистры:регистрыR0,……,R7Сив。Мультиплексортакжепозволяетпередаватьданныеотодногорегистрадругому。Суммированиеивычитаниевыполняютсятакжеприпомощимультиплексора。Приэтомодноизчиселзагружаетсявдополнительныйрегистрсобой。Послевыполненияарифметическойоперациирезультатпомещаетсяврегистрг。ДанныеизрегистрагзатемпередаютсяводинизрегистровР0,……,С7。关键技术Системаможетвыполнятьразличныеоперациивкаждомтакте,взависимостиоткомандблокауправления。Этотблокопределяет,какиеданныедолжныбытьпомещенынашинуивкакойизрегистровонидолжныбытьзагружены。Например,еслиблокуправленияустановитсигналыr0outиАйн,томультиплексорподключитвыходрегистраR0внашину,иэтиданныебудутзагруженынаследующемфронтесигналачасыврегистрсобой。
    2022-04-30 14:38:33下载
    积分:1
  • 696518资源总数
  • 106174会员总数
  • 31今日下载