登录
首页 » VHDL » 用VHDL 编写的一个16位的cpu 设计方案,可以执行8条指令。

用VHDL 编写的一个16位的cpu 设计方案,可以执行8条指令。

于 2023-07-06 发布 文件大小:2.01 MB
0 104
下载积分: 2 下载次数: 1

代码说明:

用VHDL 编写的一个16位的cpu 设计方案,可以执行8条指令。-use VHDL to prepare a 16 cpu design of the program, the implementation of eight instructions.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • code
    modelsim下的60进制计数器源码和测试激励文件(modelsim M counter 60 under the source file and test incentives)
    2009-07-17 10:26:46下载
    积分:1
  • 9536
    Xilinx user constraints file for the cpld xc9536 or xc9536xl or xc9572 or xc9572xl
    2012-11-06 11:49:12下载
    积分:1
  • 按键消抖
    说明:  按键消抖,避免按键抖动造成信号误触发,增大按键输入的可靠性(Key jitter elimination, avoid key jitter caused by signal error trigger, increase the reliability of key input)
    2020-07-04 11:00:01下载
    积分:1
  • shiyanc
    说明:  希望对VHDL的学习大家有帮助,望大家指出错误,浮想交流!(We want to learn VHDL help, hope you point out an error, daydreams exchange!)
    2011-04-14 09:10:28下载
    积分:1
  • ABS_17_BIT_SOURCE_CODE
    说明:  多摩川绝对值编码器的NRG协议源代码,我们公司用的,我修改的解码程序(Tamagawa NRG absolute encoder protocol source code, used by our company, I modified decoding process)
    2009-07-30 21:06:58下载
    积分:1
  • 本代码可以用于产生正余弦信号波形,利用FPGA内部的ROM放置一个正余弦采样点的数据表格,通过循环取址的方法,实现波形连续输出。...
    本代码可以用于产生正余弦信号波形,利用FPGA内部的ROM放置一个正余弦采样点的数据表格,通过循环取址的方法,实现波形连续输出。-This code can be used to generate positive cosine signal waveforms, using FPGA" s internal ROM to place a sampling point is the cosine of the data tables, the circulation method of taking the site to achieve a continuous output waveform.
    2022-04-24 00:31:32下载
    积分:1
  • rs-decoder-make-byvhdl
    - RS码是Reed-Solomon 码(理德-所罗门码)的简称,它是一类非二进制BCH码,在RS码中,输入信号分成k·m比特一组,每组包括k个符号,每个符号由m个比特组成。(- RS code is a Reed-Solomon code (Reed- Solomon codes) for short, is a non-binary BCH code, the RS code, the input signal is divided into a set of k · m bits, each including k symbols, each symbol consists of m bits.)
    2021-04-28 15:58:44下载
    积分:1
  • clock_smg
    自己做的数码管显示的时钟 一个非常简单的FPGA时钟 用累加做的(To do their own digital display clock of the FPGA clock is a very simple to do with the cumulative)
    2011-09-27 21:07:54下载
    积分:1
  • In this case is a convolutional code on a simple algorithm, using verilog HDL la...
    本例是关于卷积码的一个简单算法,用verilog HDL语言编写,整个文档包括了产生卷积的整个工程。-In this case is a convolutional code on a simple algorithm, using verilog HDL language, the entire document, including the method of deconvolution of the whole project.
    2022-02-05 20:03:55下载
    积分:1
  • 数字电子设备上下计数器的实现
    上/下计数器是有用的大规模集成
    2022-01-26 01:21:27下载
    积分:1
  • 696518资源总数
  • 106174会员总数
  • 31今日下载