-
杰姆斯阿姆斯壮的VHDL设计，源代码
James Armstrong VHDL Design , source code
- 2022-09-04 01:55:03下载
- 积分：1
-
EDA常用计数函数VHDL程序设计，减法计数器：可预置数：
EDA常用计数函数VHDL程序设计，减法计数器：可预置数：-common counting function EDA VHDL programming, subtraction counter : Preset :
- 2022-03-25 01:33:15下载
- 积分：1
-
How to Connecting Xilinx FPGAs to the Philips
How to Connecting Xilinx FPGAs to the Philips
- 2022-08-14 17:50:57下载
- 积分：1
-
ofdm_cp_insertion
ofdm_cp_insertion add/remove CP
- 2015-01-29 21:25:47下载
- 积分：1
-
DDR2 SDRAM仿真模型，适合于ModelSim下工作，请先阅读readme
DDR2 SDRAM仿真模型，适合于ModelSim下工作，请先阅读readme-DDR2 SDRAM Simulation Model which is suitable for modelsim. Please read readme file firstly.
- 2022-02-25 20:23:26下载
- 积分：1
-
ComunicationRealizationBetweenFPGAandSerialInterfa
说明： 杜晓斌和陈兴文-FPGA和单片机串行通信接口的实现一文提出了FPGA与单片机实现数据串行通信的解决方案。在通信过程中完全遵守RS232 协议，给出了发送模块的vhdl源代码。
(杜晓斌and陈兴文-FPGA single-chip serial communication interface and the realization of a text proposed by the FPGA and MCU serial data communications solutions. In the communication process in full compliance with the RS232 protocol is given to send the VHDL source code modules.)
- 2008-11-18 15:41:34下载
- 积分：1
-
3 稿串行 eprom 控制器
该代码使用 FSM 3 线串行 eeprom 与 fpga 的接口。它是由微芯片定义的接口。
该代码在串行 EPROM 中存储来自 ADC 的偏移量的错误。
- 2022-02-12 01:01:57下载
- 积分：1
-
Altera 基础篇公司书籍源码
Altera 基础篇公司书籍源码-Altera Corporation based on chapter books-source
- 2022-10-29 10:20:03下载
- 积分：1
-
sp6ex15
SRAM读写测试，每秒进行一次单字节SRAM读写，使用chipscope观察时序波形(SRAM read and write test, a single byte SRAM read and write every second, using chipscope to observe the timing waveform)
- 2017-08-02 10:29:57下载
- 积分：1
-
project1
音乐计算器的设计与实现。完成加减与或比较计算，能显示进位借位零位，能根据结果的正负发出两首不同的音乐。(Design and implementation of music calculator. Complete addition and subtraction and comparison calculation, can display carry and borrow zero, can send out two different music according to the positive and negative results.)
- 2020-08-16 23:38:25下载
- 积分：1
