-
VHDL参考手册，从事FPGA的好帮手，FPGA学院的终身伴侣！
VHDL参考手册，从事FPGA的好帮手，FPGA学院的终身伴侣！-VHDL Reference Manual, in FPGA a good helper, FPGA college life companion!
- 2022-07-26 13:34:21下载
- 积分：1
-
rc6 加密
此代码是加密实现在 vhdl。在加密、 RC6 (Rivest Cipher 6) 是一种对称密钥 块密码从RC5派生。它是由Ron Rivest、马特 Robshaw、 雷西德尼和益群丽莎贤以满足高级加密标准(AES)竞争的要求设计的。该算法是一个五个入围者，和也提交给湖怪兽和CRYPTREC项目。它是一种专有
- 2023-04-17 09:45:04下载
- 积分：1
-
Commonly used phase
常用的锁相环技术，此程序是我在设计高频电路中运用的，具体见程序，经调试无问题-Commonly used phase-locked loop technology, this program is in the design I used in high-frequency circuits, see the specific procedures, no problem by debugging
- 2022-10-15 08:30:03下载
- 积分：1
-
LBJ
SPI接口协议，将spi总线转换成为LOCALBUS总线(SPI interface protocol, the spi bus converted into LOCAL BUS bus)
- 2021-03-30 09:49:10下载
- 积分：1
-
7x7块交织器的FPGA设计
基于FPGA的7x7块交织器设计，程序分交织、解交织两部分，并在QUARTUS II 9.0 下仿真通过，内附模块详细端口说明及仿真分析文件。
- 2022-12-16 23:40:03下载
- 积分：1
-
adc0809
1、用状态机设计A/D转换器ADC0809的采样控制电路，并在数码管上显示转换结果；
2、设置有复位和启动/保持开关，要求
⑴ 复位开关用来使A/D转换器复位，并做好A/D转换准备；
⑵ 启动/保持开关用来控制A/D转换器开始连续转换或停止转换保持结果，即按一下启动/保持开关，启动A/D转换器开始转换，再按一下启/停开关，停止转换并保持结果。
3、采用Verilog HDL语言设计符合上述功能要求的控制电路。(1, with the state machine design A/D converter ADC0809 sampling control circuit and display the results on the digital conversion 2 is provided with a reset and start/hold switch, reset switch is used to make the request ⑴ A/D converter reset and do A/D conversion ready ⑵ start/hold switch is used to control the A/D converter starts converting or stop the conversion to maintain a continuous result that by clicking Start/hold switch, start the A/D converter to start the conversion, and then Click the start/stop switch stops the conversion and keep the results. 3, using Verilog HDL language designed to meet the functional requirements of the above-mentioned control circuit.)
- 2021-01-02 21:38:57下载
- 积分：1
-
这里收录的是《VHDL基础及经典实例开发》一书中12个大型实例的源程序。为方便读者使用，介绍如下：
Chapter3：schematic和vhdl文件夹，分...
这里收录的是《VHDL基础及经典实例开发》一书中12个大型实例的源程序。为方便读者使用，介绍如下：
Chapter3：schematic和vhdl文件夹，分别是数字钟设计的原理图文件和VHDL程序；
Chapter4：multiplier文件夹，串并乘法器设计程序（提示：先编译程序包）；
Chapter5：sci文件夹，串行通信接口设计程序；
Chapter6：watchdog文件夹，看门狗设计程序；
Chapter7：taxi文件夹，出租车计价器设计程序；
Chapter8：elevator文件夹，高层电梯控制器设计程序；
Chapter9：cymometer1和cymometer2文件夹，前者是计数测频设计程序，后者是等精度测频设计程序；
Chapter10：digital_lock文件夹，数字密码锁设计程序；
Chapter11：I2C文件夹，I2C控制器设计程序；
Chapter12：fifo文件夹，异步FIFO设计程序；
Chapter13：dds文件夹，数字频率合成设计程序；
Chapter14：vLA文件夹，虚拟逻辑分析仪设计程序。
-this book includes 12 detail examples of the source program
- 2023-04-08 00:15:03下载
- 积分：1
-
The number of organ controller Verilog code, with English Notes.
数字电子琴控制器的ＶＥＲＩＬＯＧ代码，含中文注释．-The number of organ controller Verilog code, with English Notes.
- 2022-02-28 22:36:52下载
- 积分：1
-
Matrix_inv
基于fpga的矩阵求逆运算，适用xilinx v6板卡(Inverse operation based on fpga matrix)
- 2017-04-24 09:55:13下载
- 积分：1
-
开发系统上采用的时钟信号的频率是20MHz，可分别设计计数器对其计数，包括计秒、分、小时、日、周、月以及年等。在每一级上显示输出，这样就构成了一个电子日历和时钟...
开发系统上采用的时钟信号的频率是20MHz，可分别设计计数器对其计数，包括计秒、分、小时、日、周、月以及年等。在每一级上显示输出，这样就构成了一个电子日历和时钟的模型。为了可以随意调整计数值，还应包含设定计数初值的电路-Development system using the clock signal frequency is 20MHz, the design can be counter to its count, including seconds, minutes, hours, days, weeks, months and years. At every level to show the output, thus constitutes an electronic calendar and clock models. Can also adjust the order value, should also be included in setting the initial count circuit
- 2022-08-07 06:47:58下载
- 积分：1
