登录
首页 » VHDL » 数字秒表设计

数字秒表设计

于 2022-08-24 发布 文件大小:195.87 kB
0 145
下载积分: 2 下载次数: 1

代码说明:

资源描述这个秒表特点是计数到59分59秒9,并且有可以让计数暂停和清零。采用了二分频,六进制和十进制组合,加上扫描电路设计而成的。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于vhdl的dds设计
    基于vhdl的dds任意函数发生器的实现和仿真
    2022-12-25 16:15:09下载
    积分:1
  • CORDIC算法的vhdl实现,包含一个说明文件
    cordic算法的vhdl实现,内附有文档说明-cordic algorithm vhdl realized, a document containing a note
    2022-01-26 06:23:45下载
    积分:1
  • LIP4210CORE_SDIO
    SDIO Verilog Sourcw code
    2021-04-29 12:58:43下载
    积分:1
  • chengxu
    设计制作一个可容纳4组参赛者的数字智力抢答器,每组设置一个抢答按键; 电路具有一第一抢答信号的鉴别和锁存的功能。在主持人将系统复位并发出抢答指令后,若参加者按抢答键,则该组指示灯亮并用组别显示抢答者的组别。此时,电路具有自锁功能,使别组的抢答开关不起作用。 设置计分电路。每组在开始时预置成6分,抢答后主持人计分,答对一次加1分。(The design can accommodate a the Entrants digital intellectual Responder, each set answer in a key circuit has a first answer in the signal to identify and latch functions. Host to the system reset and sent the answer in instruction, participants answer in key, the group of the group light and display the answer in the group. At this point, the circuit has a self-locking function does not work in other groups to answer switch. Set Scoring circuit. Preset six points each at the beginning of the answer in scoring after the host, answer time, add 1 point.)
    2012-06-10 12:58:44下载
    积分:1
  • Study_Test
    说明:  实现简单的硬件加法器、除法器,实现源码文中注释(Realize simple hardware adder and divider, realize source code)
    2020-06-21 05:20:01下载
    积分:1
  • 黄金时段介绍STA
    PrimeTime Intro to STA -PrimeTime Intro to STA
    2022-12-10 13:05:05下载
    积分:1
  • 2022-09-30 22:40:03下载
    积分:1
  • 收集的QuartusII的使用手册,包含了几个pdf文件,比较不错的参考手册...
    收集的QuartusII的使用手册,包含了几个pdf文件,比较不错的参考手册-Collected QuartusII s manual contains a number of pdf files, compare a good reference manual
    2023-05-22 15:35:09下载
    积分:1
  • FMCOS
    复旦cpu COS
    2015-12-23 15:53:42下载
    积分:1
  • XAPP_585
    XAPP585 serdes_1_to_7 and serdes_7_to_1 data
    2021-02-04 13:49:57下载
    积分:1
  • 696516资源总数
  • 106579会员总数
  • 0今日下载