登录
首页 » Verilog » FPGA 64位除法器 verilog

FPGA 64位除法器 verilog

于 2023-09-02 发布 文件大小:1.09 kB
0 230
下载积分: 2 下载次数: 1

代码说明:

用verilog语言实现的除法器,实现方式为移位减

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • cla - Copy
    说明:  ADDER USING VERILOG ADDER WITH VERILOG VERILOG ADDER
    2019-03-19 01:35:37下载
    积分:1
  • BPSK
    说明:  八相移键控调制的Verilog程序,给出了各个子模块的程序,实现了信号调制。(Eight-phase shift keying modulation of the Verilog program, each module is given the procedures, the signal modulation.)
    2011-02-24 13:15:15下载
    积分:1
  • yidong_top_xu
    本实验实现了一个小的乒乓游戏,VGA显示,代码下载的FPGA板子上验证通过,效果很好。(The experimental realization of a small ping-pong game, VGA display, download the code verified by the FPGA board, with good results.)
    2011-11-01 19:37:44下载
    积分:1
  • LED
    是一个LED点阵显示屏的原理图,非常详细,适合开发者学习(LED dot matrix display is a schematic diagram is very detailed, for developers to learn)
    2011-11-23 00:51:02下载
    积分:1
  • Verilog实现的gardner算法
    Verilog实现的定时同步gardner算法,工程中包括整个定时环路的Verilog实现。主要模块包括:内插滤波器,定时误差检测器,环路滤波器和数字振荡控制器。同步是通信系统中的一个非常重要的内容,由于收、发端不在一起,要使它们能步调一致地协调工作,必须通过同步系统来保证。同步系统工作性能的好坏,很大程度上决定了通信系统的质量。
    2022-08-26 01:04:55下载
    积分:1
  • cppOrbitTools
    tle转换为六根数的c++源代码,英文原版代码,测试可用(tle converted to six the number of c++ source code, the English original code, test available)
    2021-03-16 10:49:21下载
    积分:1
  • sampleverilog
    图像采集、存储控制verilog源代码(Image acquisition, storage, control of Verilog source code)
    2021-04-15 22:28:54下载
    积分:1
  • 1K SRAM独立的读写端口,Verilog代码的ASIC设计
    1K SRAM,安排字的32位,独立的读写端口,ASIC设计Verilog代码 采用偶校验对1的计数。 还带有测试平台
    2022-02-07 13:55:18下载
    积分:1
  • Verilog-learning-experience
    初学学习verilog的经验,可以帮助新手以正确的思维方式,学习方法学习。(Verilog learning experience)
    2013-09-30 09:51:04下载
    积分:1
  • 4-code
    设计一个十进制计数器,具有显示位置随计数时钟在八个数码管中左右滚动的功能。(Design of a decimal counter, a display position with the count clock in at around eight digital scrolling function.)
    2016-05-24 17:00:31下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载