-
HM74YM
在QUARTUS II上实现（7,4）汉明码的译码VHDL语言设计((7,4)Hamming decoder)
- 2015-05-09 11:14:17下载
- 积分：1
-
20753
基于VHDL的FPGA开发快速入门·技巧·实例 ,电子工程师创新设计必备宝典系列之FPGA开发全攻，未来，FPGA 开
发能力对工程师而言将成为类似C 语言的基础能力之一，面对这样的发展趋势，你还能简单地将FPGA 当成一种逻辑器件吗？还能对FPGA 的发展无动于衷吗？(基于VHDL的FPGA开发快速入门·技巧·实例 )
- 2013-12-19 09:33:31下载
- 积分：1
-
1
说明： 单周期cpu，使用verilog编写的的单周期cpu支持......等功能(Single cycle CPU, using Verilog written single cycle CPU support... And other functions)
- 2021-03-15 08:45:07下载
- 积分：1
-
5_ADC_Lab
基于altera公司MAX10型FPGA的ADC调试程序(ADC-based debugger altera company MAX 10 type of FPGA)
- 2015-11-18 10:56:16下载
- 积分：1
-
quartus环境下开发的三人表决器（三种不同的描述方式）maxplusII兼容...
quartus环境下开发的三人表决器（三种不同的描述方式）maxplusII兼容
- 2022-06-27 14:06:35下载
- 积分：1
-
Writing Testbenches using System Verilog
Material to learn how to use system verilog and how to write testbenches for verification.
- 2018-02-09 17:24:25下载
- 积分：1
-
开发系统上采用的时钟信号的频率是20MHz，可分别设计计数器对其计数，包括计秒、分、小时、日、周、月以及年等。在每一级上显示输出，这样就构成了一个电子日历和时钟...
开发系统上采用的时钟信号的频率是20MHz，可分别设计计数器对其计数，包括计秒、分、小时、日、周、月以及年等。在每一级上显示输出，这样就构成了一个电子日历和时钟的模型。为了可以随意调整计数值，还应包含设定计数初值的电路-Development system using the clock signal frequency is 20MHz, the design can be counter to its count, including seconds, minutes, hours, days, weeks, months and years. At every level to show the output, thus constitutes an electronic calendar and clock models. Can also adjust the order value, should also be included in setting the initial count circuit
- 2022-08-07 06:47:58下载
- 积分：1
-
DAC5578_I2C
说明： TI公司的DAC5578驱动程序，经测试过的，CSDN资源分享(DAC5578 Driver of TI Company Tested and CSDN Resource Sharing)
- 2020-06-18 21:40:01下载
- 积分：1
-
virtex7_pcie_dma
FPGA开发PCIe的源码，采用VHDL语言，通过此源码，能更好的掌握PCIe总线，使开发者少走弯路，
- 2023-01-25 04:55:04下载
- 积分：1
-
基于FPGA的VHDL的电子琴
自己去年做的实训项目，基于FPGA的VHDL的电子琴，可实现自动演奏与手动演奏，手动演奏是用PS2键盘听过按键来实现电子琴的发音，并且用VGA显示音符与音键，本设计采用模块化设计，底层使用代码，通过例化成原理图，最终在底层实现原理图之间的连接。
- 2023-03-08 06:35:04下载
- 积分：1
