登录
首页 » VHDL » Verilog implementation USB program, open the project file with the ISE can be

Verilog implementation USB program, open the project file with the ISE can be

于 2022-01-21 发布 文件大小:136.96 kB
0 87
下载积分: 2 下载次数: 1

代码说明:

Verilog实现的USB程序,用ISE打开工程文件即可-Verilog implementation USB program, open the project file with the ISE can be

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 系统设计
    基于旋转编码器和LED灯组的强度调节系统设计(Design of Intensity Regulation System Based on Rotary Encoder and LED Lamp Set)
    2020-06-21 02:00:01下载
    积分:1
  • coe
    自动计算fir滤波器系数的工具,不妨一试(Automatic calculation of filter coefficients fir tools, try)
    2009-04-11 17:20:49下载
    积分:1
  • VHDL-SUBWAY
    基于QuartusII环境下的地铁自动售票系统(Subway auto ticketing system based on QuartusII)
    2011-04-20 09:35:24下载
    积分:1
  • dds
    说明:  da的代码,在VHDL的编译环境下的开发。是一种集约的形式。(DA convert)
    2009-08-21 11:32:04下载
    积分:1
  • fdd
    按键消抖,对时钟沿计数决定是否将bin值给内部的按键值。(Debounced buttons, whether on the edge of the clock count within the bin value to the key value.)
    2011-11-08 14:34:08下载
    积分:1
  • VHDL语言进行,调试通
    用VHDL语言编写,在MAXPLUS2下调试通过-VHDL language, debug through MAXPLUS2
    2023-08-07 07:55:03下载
    积分:1
  • 利用AT89C51实现LCD日历电子钟源码
    利用AT89C51实现LCD日历电子钟源码-AT89C51 realization of the use of electronic LCD calendar clock source
    2023-01-24 10:00:03下载
    积分:1
  • SPI经典ip核 可以直接用于工程的开发和利用
    SPI经典ip核 可以直接用于工程的开发和利用-err
    2023-02-04 19:10:03下载
    积分:1
  • Electronic clock and simulation of VHDL procedures vhdl source code
    电子时钟VHDL程序与仿真的vhdl源代码-Electronic clock and simulation of VHDL procedures vhdl source code
    2022-01-28 11:10:39下载
    积分:1
  • Rs232_Trans
    controller for sending serial data at different speeds
    2009-04-28 02:41:14下载
    积分:1
  • 696518资源总数
  • 105547会员总数
  • 4今日下载