-
用CPLD驱动扬声器实现音乐的播放，程序是用VERILOG写的，
用CPLD驱动扬声器实现音乐的播放，程序是用VERILOG写的，-CPLD driver speakers with music player, the program is written in VERILOG,
- 2022-03-20 12:37:01下载
- 积分：1
-
ht82v38 线性ccd AD转换fpga程序
ht82v38 线性ccd 16位 AD转换fpga程序VHDLHT82V26(38)是Holtek(隶属台湾盛群半导体股份有限公司)出品的专用于CCD/CIS模拟信号的处理器。当然，其也可做为通用ADC芯片使用。 HT82V38采用3.3V,5V工作电源，采用三个信道的结构（3个ADC输入通道，分别为R、G、B通道），可提供一个、两个或三个信道的操作模式供用户选择，其A/D转换器精度为16位（16bit），转换速率最高达到30MSPS。
- 2022-03-09 21:51:37下载
- 积分：1
-
vhdl子程序，本人收集的，比较常用的代码
vhdl子程序，本人收集的，比较常用的代码-VHDL subprogram, I collected to compare commonly used code
- 2022-04-14 14:19:05下载
- 积分：1
-
基于vhdl的dds设计
基于vhdl的dds任意函数发生器的实现和仿真
- 2022-12-25 16:15:09下载
- 积分：1
-
through CPLD to eight parallel data into serial data and methods can be used I2C...
通过CPLD将8位并行数据转换为串行数据并可以采用I2C方式与其他器件连接，可以用于MCU需要与提供I2C接口器件通信的场合。-through CPLD to eight parallel data into serial data and methods can be used I2C connections with other devices, which can be used to provide MCU with I2C Interface Communications occasions.
- 2022-05-30 15:43:30下载
- 积分：1
-
VerilogFreq-div
Verilog分频程序原理讲解及代码.偶数倍分频奇数倍分频的原理和方法(Verilog divide the program explain the principle and code an even multiple of odd multiple of the principle of divide and divide)
- 2013-01-21 21:45:08下载
- 积分：1
-
shumagua
通过数码管和单片机的组合 制作成的数码管时钟程序(Through the combination of digital control and made into a single-chip digital clock program)
- 2013-10-27 12:30:04下载
- 积分：1
-
fm_parcial
this is a simulation fm in simulink mathlab this is one program with pll
- 2012-11-30 10:02:10下载
- 积分：1
-
利用数字电路知识，进行二十四小时计时，并有闹钟与蜂鸣器功能...
利用数字电路知识，进行二十四小时计时，并有闹钟与蜂鸣器功能-Knowledge of the use of digital circuits, the 24 hours time, and there is an alarm clock function and buzzer
- 2023-03-19 20:00:03下载
- 积分：1
-
等精度数字频率计
的一个工程
等精度数字频率计
的一个工程---包括vhdl源程序和编译后产生的相关文件-Such as precision digital frequency of a project- including VHDL source code and compile the relevant documents after
- 2022-11-14 20:40:03下载
- 积分：1
